亚稳态

I2C通信之稳定性问题探讨

关键词：I2C亚稳态低速信号去抖动【前奏】系统中需要在CPLD中实现I2CSLAVE功能，用于和CPU的I2C接口进行通信，以实现系统GPIO口的扩展。
millyzb·2020-08-07 10:01

FPGA/ASIC笔试面试题集锦（1）知识点高频复现练习题

什么是亚稳态，产生的原因，如何消除？同步与异步？谈谈对Retiming技术的理解什么是高阻态？集成时钟门
李锐博恩·2020-08-05 04:27

亚稳态稳定与状态机的上升沿的判断

对触发器的数值的存储，会有亚稳态的影响，亚稳态就是在时钟到来时对数据经行存取，如果此时刚好触发器的输入端产生变化，那么就会在结果锁存为一个不稳定的状态，所以需要消除亚稳态；举例子如下：wirepose_vsync
echo_hello1·2020-08-04 06:05

【 FPGA 】稳态与亚稳态小结

什么是亚稳态？分析亚稳态的来源及如何解决？参考文献？背景介绍？产生电路误操作的原因主要有：竞争与冒险（产生毛刺、非预期的值），建立时间和保持时间违规（亚稳态等）等。
李锐博恩·2020-08-03 13:02

fpga检测上升沿和下降沿的方法，以及去除亚稳态的统一做法

对于异步信号来说，亚稳态可能是经常会碰到的一个问题，而一般来说，在fpga中，亚稳态可以通过两级寄存器很好的缓解，把异步尽可能的转化为同步的信号。
鹜冥鸽·2020-08-03 12:36

【原创】实战项目中遇到的问题分析及解决方法汇总

（也就是程序时序莫名其妙出现紊乱）分析：复位信号的不稳定可能会导致程序寄存器出现亚稳态，加上程序本身采用自己设计的PCB板子的复位信号，有可能会是复位信号的原因。
不二的阳哥·2020-08-02 16:11

数据的高维度分析和低维度描述记录-137Cs能谱分析和Eigen使用记录

是一个所谓的“亚稳态”核，它不稳定，会以85%的概率向自身的基态跃迁。这是一个退激发过程，一个具有动能0.662MeV的光子将会伴随着退激发过程从核中释放出来，我们一般会将这种光子称为射线。
蒜薹·2020-07-31 17:44

迟滞现象

任何具有滞后现象的电路都有一些在上升沿或下降沿呈现亚稳态的可能性（电路可以设计成消除一个方向上的亚稳态的可能性，但以增加另一个方向为代价）。
Glory_Zhao·2020-07-29 15:52

5.FPGA边沿检测及亚稳态的消除

FPGA边沿检测及亚稳态的消除一、FPGA边沿检测的实现边沿检测主要包括上升沿和下降沿的检测1.原理上升沿是指从低到高的电平转变，而下降沿是指从高到低的电平转变上升沿下降沿那么如何判定上升沿和下降沿呢？
sinply6·2020-07-29 07:49

异步复位、同步释放

在深入探讨亚稳态这个概念之前，特权同学也并没有对所谓的同步复位和异步复位有太多的注意，而在实践中充分感受了亚稳态的危害之后，回过头来细细品味《VerilogHDL设计与验证》一书中关于复位的章节，可谓受益匪浅
weixin_30298497·2020-07-29 06:32

IC设计基础系列之CDC篇2：clock domain crossing(CDC) (二 跨时钟域设计的潜在问题）

如果对跨时钟域的timingpath处理不当，则容易导致亚稳态，glitch，多路扇出，重新聚合等等问题，导致设计不能稳定工作或者就根本不能正常工作。
Times_poem·2020-07-27 17:22

2020.3.26_学习笔记

两个触发器的目的主要是为了防止触发器变成亚稳态`timescale1ns/1psmodulekey_test(inputclk,input[3:0]key,output[3:0]led);reg[3:0
ﾟGift·2020-07-15 08:57

异步FIFO为什么要使用格雷码(笔记)

异步FIFO为什么要使用格雷码(笔记)首先要了解的是异步FIFO使用格雷码的唯一目的就是：“即使在亚稳态进行读写指针抽样也能进行正确的空满状态判断”。那么典型的判断方法是怎样进行的呢？
Upsame·2020-07-14 04:47

Spyglass之CDC检查（4）

如果处理不当，则会在设计中引入亚稳态
yuzhong_沐阳·2020-07-13 23:40

数字IC笔试题（1）

(有关异步信号/异步复位)对于一个异步复位寄存器来说，异步复位信号需要和时钟满足recoverytime和removaltime才能有效进行复位和复位释放操作，防止输出亚稳态。
暖暖的时间回忆·2020-07-11 17:09

硬件架构的艺术(一)

硬件架构的艺术第一、二章亚稳态亚稳态的概念亚稳态窗口MTBF以下情况可能会发生亚稳态：减小亚稳态发生的概率的方法：亚稳态测试电路同步器的类型：模式A:模式B:综上：减小亚稳态发生概率时钟与复位同步设计避免使用行波计数器
tristan_tian·2020-07-10 03:45

异步FIFO的verilog设计

2.异步FIFO的设计难点同步异步信号，避免亚稳态数据的危害设计合适的FIFO指针，判断FIFO满或者空状态3.同步FIFO的指针同步FIFO有一个计数器用于计数存储的数目和读取的数目。
Demon云凌·2020-07-08 11:17

FPGA跨时钟域设计

而对于异步时钟来说：有可能会出现采样边沿不满足建立保持条件，就会出现亚稳态。举例：两个晶振各产生100MHz时钟，这之间是什么关系？答：异步时钟，因为每次上电晶振起振不同。相位不确
FPGA难得一P·2020-07-05 19:51

数电基础-亚稳态

亚稳态亚稳态的定义；亚稳态产生的原因；亚稳态的解决方法；知识准备setuptime&holdtime:为了保证捕获数据的稳定，我们规定了时钟沿前后，数据需要保持稳定的最小时间为建立保持时间同步和异步亚稳态是什么当一个信号在规定的建立保持时间内没有稳定下来
茶茶酱和FPGA·2020-07-05 16:49

Verilog HDL高级数字设计 从零学习（四）

VerilogHDL高级数字设计从零学习（四）用循环算法的数字机模型函数和任务ASMD图计数器、移位寄存器和寄存器组的行为级模型本章主要总结一下刚结束的第五章的内容，但由于第五章包含了亚稳态的知识，暂时还没有很懂
王_嘻嘻·2020-07-05 14:36

异步复位，同步释放

异步复位，同步释放异步复位有可能引发亚稳态问题，需将异步复位同步化以后，再输出给寄存器使用。
shimmy_lee·2020-07-05 11:01

学习笔记20151211——AXI4 STREAM DATA FIFO

可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。在使用该IP核之前，我们应该熟悉该IP核的各种参数设定的含义。
WinThor_2015·2020-07-05 03:42

走进波分 -- 07.波分系统基本构成之光放

掺铒光纤为一段10m-100m之间的一段光纤，掺珥浓度大概25mg/kg泵浦光照射到掺铒光纤，铒离子激发，由E1激发到E3，由于铒例子在E3不稳定，其寿命很短，很快就以非辐射跃迁到亚稳态E2，并在E2于基态
世界非世界，是名世界！·2020-07-01 23:38

异步复位和同步释放电路的详细解释

转载自：http://blog.csdn.net/gtatcs/article/details/89311231、首先给出异步复位信号亚稳态的原因：复位结束也就是释放的时刻恰在时钟上升沿的建立时间和保持时间之间时无法决定现在的复位状态是
weixin_34067049·2020-06-28 10:55

FPGA跨时钟域同步，亚稳态等

我不是半导体/ASIC/FPGA领域的，对跨时钟域，MTBF等了解的很少。有时候看到个问题，就会想这个问题，解决这个问题。或许大家可以先看看新思科技的《跨时钟域信号同步的IP解决方案》一文。http://www.synopsys.com.cn/information/white-paper/ip另外还有一篇《ASIC中的异步时序设计》http://wenku.baidu.com/view/a2bf
superXX07·2020-06-28 00:06

FPGA中亚稳态——让你无处可逃

1.应用背景1.1亚稳态发生原因在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recoverytime）不满足，就可能产生亚稳态
weixin_30740581·2020-06-28 00:35

FPGA中亚稳态相关问题及跨时钟域处理

前言触发器输入端口的数据在时间窗口内发生变化，会导致时序违例。触发器的输出在一段时间内徘徊在一个中间电平，既不是0也不是1。这段时间称为决断时间（resolutiontime）。经过resolutiontime之后Q端将稳定到0或1上，但是稳定到0或者1，是随机的，与输入没有必然的关系。触发器由于物理工艺原因，数据并不是理想化的只要触发沿时刻不变即可。触发器有固定的建立时间，保持时间。建立时间：在
weixin_30239339·2020-06-27 15:53

advanced fpga designed: ch6 clock

6.1.1亚稳态亚稳态会通过组合逻辑传播.亚稳态示意图.6.1.2方法1:相位控制可以使用相位匹配来消除时序冲突.使用PLL和DLL来达到
dg胡子·2020-06-27 04:46

《基于spyglass同步设计分析和静态验证》阅读笔记

常见的CDC问题亚稳态datahold数据保持的时间问题常见的两级触发器同步多bit信号采用简单的两级触发器同步CDC中复杂的同步设计亚稳态总会有概率的存在单bit信号的CDC同步设计慢时钟域到快时钟域的同步情况快时钟域到慢时钟域的同步情况多
亓磊·2020-06-27 02:31

verilog面试宝典[2]-建立时间与保持时间、触发器、亚稳态 ★

Part.2建立时间与保持时间、触发器、亚稳态★1：锁存器（latch）、触发器（flip-flop）、寄存器（Register）的区别？2：建立时间与保持时间的概念？
Yuhan尽量笑不露齿·2020-06-25 09:20

数字ic知识点总结

时序逻辑电路分析乒乓buffer触发器建立时间和保持时间（这个图画的很详细）verilog实现任意分频计算机体系结构——流水线技术（Pipelining）敏感列表数字ic设计流程长沟道器件电压和电流的关系亚稳态
PCChris95·2020-06-24 11:35

跨时钟域设计

1.亚稳态的概念说明是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
苍月代表我·2020-06-24 04:17

FPGA 开发基础---------格雷码转二进制

格雷码的特点是从一个数变为相邻的一个数时，只有一个数据位发生跳变，由于这种特点，就可以避免二进制编码计数组合电路中出现的亚稳态。格雷码常用于通信，FIFO或者RAM地址寻址计数器中。
柯西恒等式·2020-06-23 16:00

组合逻辑的Glitch与时序逻辑的亚稳态

竞争(Race)：一个门的输入有两个及以上的变量发生变化时，由于各个输入的组合路径的延时不同，使得在门级输入的状态改变非同时。冒险或险象(Hazard)：竞争的结果，如毛刺Glitch。相邻信号间的串扰也可能产生毛刺Glitch。组合逻辑的冒险是过渡性的，它不会使得稳态值偏离正常值。根据严格的metaldelay和gatedelay可以计算出Glitch的出现时间和宽度。组合逻辑很容易带来毛刺，当
ahr7882·2020-06-22 12:48

FPGA——复位设计

在没有关注亚稳态之前，很多人也是多也是对这个不太在意，只有在遇到了亚稳态的危害之后才会关注异步复位和同步复位的区别。
为中国IC之崛起而读书·2020-06-22 01:03

FPGA——我们到底要怎么搭复位电路

第一次看特权同学写的亚稳态的问题时，说实话，真的没有看懂。以前就是一直用的异步复位，同时也没有遇到过这样的问题。
216549856·2020-06-21 18:32

亚稳态相关：三种复位方式详解---同步复位/异步复位/异步复位同步释放

常见有三种复位方式：同步复位、异步复位、异步复位同步释放；本文对这几种复位方式进行介绍与分析，详细介绍了各种复位方式的优缺点，并在此基础上着重介绍了异步复位同步释放的工作机理与优势所在。目录一、同步复位1、概念2、Verilog描述3、同步复位优缺点二、异步复位1、概念2、Verilog描述3、异步复位优缺点三、异步复位同步释放1、引入2、原理分析13、原理分析24、Verilog描述以及仿真验证
CLL_caicai·2020-06-21 18:06

亚稳态专题（亚稳态的概念、亚稳态的产生、亚稳态的后果、以及如何避免亚稳态）

亚稳态是FPGA系统中的一个常见问题，亚稳态的出现轻则导致输出错误，严重的甚至会导致系统崩溃。
CLL_caicai·2020-06-21 18:05

复位电路设计问题

缺点：⑴在复位信号释放时容易出现问题，亚稳态。⑵复位信号容易受到毛刺的影响。这是由
weixin_30556161·2020-06-21 10:59

FPGA基础知识极简教程（7）详解亚稳态与跨时钟域传输

亚稳态何时会导致设计失败？
李锐博恩·2020-06-20 23:50

FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试

一．单选题1.关于跨时钟域电路的设计，以下说法正确的是:A:信号经两级D触发器同步后即可进行跨时钟域传递B:跨时钟域电路存在亚稳态风险，最好避免使用C:跨时钟域电路中一定存在亚稳态D:采用单一时钟的电路也可能产生亚稳态答案
DengFengLai123·2020-06-15 10:03

跨时钟域设计

1.基本概念什么是亚稳态亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
喜欢萝莉的逗逼青年·2020-03-21 15:57

思想表征练习1

结构A和B怎么转换，同样软件画出图，及其简化，然后盯着原子观察，让三棱柱变成四面体，斜对角的原子滑移……然后解释为亚稳态的结构，有可能存在的情况。
厘米元满·2020-03-17 02:56

亚稳态解决办法

一位同步器（1）图12中的同步电路其实叫"一位同步器",它只能用来对一位异步信号进行同步,而且这个信号的宽度必须大于本级时钟的脉冲宽度,否则有可能根本采不到这个异步信号。（2）为什么图一中的同步电路只能用来对一位异步信号进行同步呢?（a）当有两个或更多的异步信号(控制或地址)同时进入本时域来控制本时域的电路时,如果这些信号分别都用图12中的同步电路来同步就会出现问题,由于连线延迟或其他延迟使两个或
Michael_Johnson·2020-03-13 03:01

fpga 串口uart笔记

可以改造为自适应波特率，可以再参考ISEExample.包含了最主要的内容：亚稳态！输入信号的打拍！躲避亚稳态。
leida_3669·2020-02-15 08:00

FPGA基础知识关键点摘要

组合时序容易出现竞争冒险现象出现亚稳态，时序逻辑不会出现，且更容易达到时序收敛所以必须很好的掌握时序逻辑设置不使用的IO为为in-tri状态RTL，RegisterTransferLevel，直译为寄存器转换级
leida_3669·2020-02-15 08:00

百倍币预测系列，热门区块链项目Perlin介绍

项目简介Perlin是一个分布式账本，强化并推广了Avalanche一致性协议：在有向无环图（DAG）上基于亚稳态机制构建的部分同步拜占庭容错协议，以实现极高的吞吐量和可扩展性。
穿石郭壹·2020-02-02 18:44

FPGA的亚稳态

1.应用背景1.1亚稳态发生原因在FPGA系统中，如果数据传输中触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recoverytime）不满足，就可能产生亚稳态，此时触发器输出端
暗夜望月·2019-12-17 10:06

金属氢悲惨的一生

金属氢是一种亚稳态物质，可以用它来做成约束等离子体的“磁笼”，把炽热的电离气体“盛装”起来，这样，受控核聚变反应使原子核能转变成了电能
牛油果进化论·2019-12-07 00:40

多时钟域数据同步

https://www.cnblogs.com/shengansong/archive/2011/12/20/2294695.html对于不同的时钟域要传递数据的话，需要采用一定的手段，来防止数据传递时产生亚稳态等问题
joris30·2019-08-28 12:59
上一页 1 2 3 4 5 6 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他