扩展槽分频

完全重建QMF滤波器组的设计

实验简介多抽样率技术的应用如今越来越广泛，它可以实现一个信道中的多路通信：可以用于数据压缩（如分频带编码后进行存储和传输）；可以用于图像处理和语音处理；可以用于窄带数字滤波的实现；可以用于保密系统等，多抽样率滤波器组已成为信号处理领域强有力的工具
打工小菜·2022-12-30 20:09

电路中滤波电容和退耦电容_电容的多种作用，定时，耦合，滤波，去耦，微分，分频...

电容是电子设计中最常用的元器件之一，那电容在电路中的作用是什么?1，旁路电容用于旁路电路中的电容叫做旁路电容，用于向本地器件提供能量，使稳压器输出均匀化，降低负载的需求，尽量减少阻抗，滤除输入信号的干扰。2，去耦电容用于去耦电路中的电容叫做去耦电容，多用于多级放大器的直流电压供给电路中，以消除每级放大器间的耦合干扰，滤除输出信号的干扰。3，中和用于中和电路中的电容叫做中和电容，多用于收音机中高频放
weixin_39804329·2022-12-30 15:04

VGA控制代码编写

其中时钟生成模块可以用PLL锁相环二分频产生25MHz的VGA时钟信号，图像生成模块可以根据自己要显示的图形编写，顶层模块就是将前三个模块汇
去哪啊到二仙桥·2022-12-30 00:57

【C51定时计数器讲解】

时钟的工作原理是利用了一个晶体振荡器，如下：它的控制频率为32.768KHZ，即32768HZ，即一秒振荡2^15次，再通过内部15分频，即可得到1HZ的方波了（周期T=1s），然后利用这个方波来驱动秒针运动
曦瑞·2022-12-29 03:00

聆思 CSK6 PWM使用说明

聆思CSK6PWM使用说明Tags:驱动1PWM的count_clk每个PWM通道可以通过dts来配置分频系数clock-prescaler，其值可为1/2/4/8/16/32/64/128pwm5:pwm5
xiaoqingct·2022-12-28 08:20

电路课设-音响分频器电路设计

（一）题目简介1．一阶分频器电路设计假定高音和低音扬声器均等效为16欧姆电阻，设计如图2的简单分频器电路，要求高低频分界（两个滤波器的截止频率）为5kHz。
林一冲啊！·2022-12-26 09:03

电动车防盗报警器语音提示芯片，PWM功放音频ic选型——NVC

因此各地电动车电池丢失十分频繁，被盗事件频频发生。而电动车防盗器是指在车人分离的情况下能够及时知道车的状态，采取相应措施达到防盗目的的防盗装置。NV020C电
m0_68262673·2022-12-25 17:11

FPGA时序约束分享02_时钟约束（实用分享）

时钟约束分三种情况：输入时钟、PLL等衍生时钟以及自己分频的时钟。而其中输入时钟又可再分三种，第一种是输入管脚是CLK的，第二种是差分时钟，最后一种是G
MDYFPGA·2022-12-25 08:35

STM32关于定时器输出多路PWM波的持续跟进

这里简单用stm32产生多路PWM1、32的通用定时器3可以产生4路PWM输出（同频率，不同占空比）2、一个定时器产生的PWM频率由定时器输入频率决定时钟树决定通用定时器时钟来自APB1，且如果APB1的分频为
两只老虎爱跳舞.com·2022-12-24 17:47

华为鲲鹏题库（三）

华为鲲鹏1、TaiShan2280服务器最多支持多少个PCIe扩展槽位（）[单选题]——[单选题]A4B2C6D8正确答案：D2、下列哪个语言编写的程序不需要基于ARM重新编译即可在鲲鹏中运行（）[单选题
张忠伟的博客·2022-12-22 09:37

STM32_HAL库—ADC采集数据

ADC的转换时间跟ADC的输入时钟和采样时间有关，公式为：Tconv=(采样时间+12.5个周期)/预分频一般我们设置PCLK2=72M，经过ADC预分频器能分频到最大的时钟只能是12M，然后设置“采样时间
qq_755682240·2022-12-21 22:56

无线蓝牙模块在汽车DSP的应用

无线蓝牙模块在汽车DSP的应用DSP为数字信号处理器，广义是指数字信号处理运算的微处理器，汽车DSP在此基础上增加了电子分频功能实现主动分频，并增加了7850的功放，变成了一台带数字信号处理电子分频的信号
112126407·2022-12-18 17:54

imx6ull ccm时钟体系

为了满足这些需求，芯片将时钟源信号进行稳定、倍频、分频、分发以及屏蔽（gate）等操作，产生不同频率的时钟信号。这些时钟信号和它们的管理电路构成了芯片的时钟体系，驱动着各种各样的功能模块协同工作。
risc_luck·2022-12-17 16:01

VHDL硬件描述语言（六）VHDL案例

一、常见电路1、分频电路1）二分频电路libraryieee;useieee.std_logic_1164.all;entityexampleis port(clock:instd_logic;      
dtge·2022-12-17 09:44

电动变焦镜头的控制

与视频帧同步)1.2控制电机的速度1.364细分128细分256细分的区别1.3MS41xx的输入频率（OSCIN）1.4SPI的通信速度2.MS41928M2.1关键寄存器2.1.1微型步进输出PWM的频率（分频
Arrow·2022-12-16 15:36

opencv-python图像高通滤波与低通滤波

opencv-python图像高通滤波与低通滤波一、高通滤波高通滤波原理高通滤波意思就是让频率高的部分通过，衍生到图像上面来理解，一张图片的像素一般来说，在轮廓的地方频率高，而在其他部分频率低。
猪头少年@·2022-12-15 15:44

fpga实操训练（锁相环pll）

这个时候就需要对时钟进行倍频，或者分频处理。fpga上面配置pll非常简单，就算不懂得pll的实现原理，也完全也不影响自己的使用。为了验证pll有没有成功，我们可以通过
嵌入式-老费·2022-12-15 15:07

【Vivado】clock ip核的使用

1、绪论Clock在时序逻辑的设计中是不可或缺的，同时对于Clock的编写和优化也能体现一个FPGA工程师的技术水平，Clock的分频，倍频在设计项目时都有可能用到，对于分频，可以通过代码的方式进行实现
想学fpga的小猪同学·2022-12-15 08:10

FPGA学习笔记 -- 分频器

偶分频——六分频可以看到输出的频率对应六个系统时钟周期，即完成了六分频的任务，这里使计数器计数为2将输出波形进行反转，所以0，1，2半个周期就有了三个系统时钟周期。
whurrican·2022-12-14 03:26

STM32定时器同步功能3

STM32定时器同步功能3：前面有篇博客讲到了将一个定时器用作另一个定时器的预分频器的功能，现用这个功能实现生成指定个数的PWM方波个数功能。
学无-止境·2022-12-13 08:31

ADI Blackfin DSP处理器-BF533的开发详解15：RS232串口的实现（含源代码）

UART接口的通讯波特率是通过系统时钟分频实现的，系统时
ADI_OP·2022-12-13 07:01

利用计数器实现任意分频，占空比为60%（任意占空比）电路 [VHDL]

本次实验为利用计数器实现分频常数为24000，占空比为60%的电路，也可以设置为任意分频，任意占空比的电路一、设计思路：设计分析：要将原来的占空比为50%，大频率的信号重新设为60%占空比，频率较小的周期信号
电子张sir·2022-12-12 15:57

EDA实验：（DTTIMES)数字秒表的设计

目录一：实验要求二：程序源代码2.1CNT6的VHDL源代码2.2CLKGEN（分频器）的VHDL源程序2.3DTTIMES（数字秒表顶层文件）的VHDL源程序三：硬件实验现象四：对实验步骤详细分析4.1CNT6
电子张sir·2022-12-12 15:27

单片机数据手册里的[:]什么意思，数据手册的[:]怎么看

的意思即为“第31位到第16位的数据位”，即[31:16]上图下方表格中的意思分别为：1.在USART_BRR的第31位到16位是保留位，硬件强制为02.在USART_BRR的第15位到4位定义了USART分频器除法因子
大米～¥·2022-12-12 08:23

FPGA学习日志——分频与降频divider

文章目录分频与降频偶分频——六分频器divider_six实验原理实验代码奇分频——五分频器divider_fie实验原理解决方案实验代码降频实验原理降频后的波形图使用降频的五/六降频代码两种方式的调用总结分频与降频偶分频
Chendy_00·2022-12-11 01:40

四位全加器实验

二、实验原理计数器是一种用来实现计数功能的时序部件计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能同时兼有分频功能。
♬三ㄌ生＆·2022-12-10 13:14

verilog实现半整数分频（简单版）

大家好，最近写了一下半整数分频的verilog代码（半整数是指含有0.5的小数，如2.5，3.5，4.5，6.5，等等），进行了仿真和验证，下面将代码附上，需要请自取。
松花江路2600号·2022-12-09 19:10

verilog实现分频（奇数分频，偶数分频，且50%占空比，通用版本）

大家好，最近写了几个分频器。实现奇数分频和偶数分频效果，且占空比满足50%，代码已经经过测试，需要可自取。感谢关注。
松花江路2600号·2022-12-09 19:40

基于 FPGA 的 NVMe 接口设计--笔记

扩展总线是由PC机中发展出的概念，指的是连接PC系统中的CPU与插在扩展槽上的外设之间的总线。
小灿532·2022-12-08 18:04

52单片机设计时钟（串口控制）

加1计数器输入的计数脉冲有两个来源，一个是由系统的时钟振荡器输出脉冲经12分频后送来；另一个是T0或T1引脚输入的外部脉冲源，每来一个脉冲计数器加1，当加到计数器全为1时，再输入一
Brinshy·2022-12-08 17:03

「数字电子技术基础」7.时序逻辑电路

目录绪论一般结构分类时序电路的分析方法同步时序电路的分析步骤异步时序电路的分析步骤计数器集成同步加法计数器计数器的级联同步并行进位异步串行进位利用集成加法计数器构造任意进制的计数器由大容量计数器构造小容量计数器清零法置数法由小容量计数器构造大容量计数器集成异步加法计数器2/5分频
HuangZi-zi·2022-12-08 15:34

1552_AURIX_TC275_时钟分发

2.对大多数的时钟来说，主要是由先行分频来控制的。3.对于CPU的时钟控制来说会更复杂一些，主要是考虑到功能以及性能各方面的综
grey_csdn·2022-12-06 02:23

chapter4——时钟分频器

目录同步整数分频器具有50%占空比的奇数整数分频非整数分频（非50%占空比）典型情况下SOC要对设计中各种组件提供许多与相位相关的时钟。
长水曰天·2022-12-05 17:29

[技术文档] 分享:航顺芯片，航顺MCU,RTC PC13 推挽输出时会影响LSE 精度。

//例如，当RTCcalibration按照64分频输出512Hz信号时，实际会因为这个原因输出520Hz左右。偏差约1.5%。*0:512Hz
航顺芯片MCU·2022-12-05 16:19

交换机基本介绍（分类、性能指标、硬件构成及工作方式）

盒式交换机是一种有固定端口数，有时也会带有少量扩展槽的交换机。机架式交换机是一种插槽式的交换机，这种交换机扩展性较好，可支持不同的网络类型
monologuezjp·2022-12-02 12:41

从公式到代码详细解析PLV（锁相值）

2、步骤：①选择感兴趣的频段对原始信号进行带通滤波②利用希尔伯特变换计算信号的瞬时相位,如图Fig1③计算PLV，如图Fig2思考为什么要分频：因为利用希尔伯特变换计算窄带信号的瞬时相位会更准确。
＾哪来的＆永远～·2022-11-29 01:21

STM32F4--PWM控制LED忽明忽暗（呼吸灯）

一、实验原理分析：时钟84Mhz,分频84，ARR设置500，计数器得到的时钟84M/84=1Mhz,计数一次时间为0.5ms.在主函数中，我设置的修改时间是2ms一次，如图，设置PWM1模式，输出极性低电平有效
ggbb_4·2022-11-28 22:11

GPT定时器

GPT定时器有一个12位的分频器，可以对GPT定时器的时钟源进行分频，GPT定时器结构(1)GPT定时器的时钟源，可以选择ipg_clk_24M、GPT_CLK(外部时
风间琉璃•·2022-11-26 15:15

S32K3定时器（STM&PIT）使用——基于MCAL

这里写目录标题1.Abbreviation2.PTI简介3.STM简介4.EB配置4.1.模块依赖关系：4.2.Mcu配置4.2.1.开外设时钟4.2.2.配置时钟源及分频系数4.2.2.1.STM0时钟配置
Neo_HeFeiyang·2022-11-26 15:44

基于FPGA的高速数据采集系统实现

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序2.1锁存器模块2.2双口地址计数器模块2.3双口RAM模块2.4时钟分频模块三、测试结果一、理论基础高速数据采集在军用民用领域都有着广泛的应用
fpga和matlab·2022-11-26 07:45

FPGA时钟IP核Demo

时钟IP核对输入的时钟进行时钟分频、倍频、相位偏移MMCM(混合模式时钟管理)和PLL(锁相环)内部的时钟资源PLL的全称是PhaseLockedLoop，锁相环，反馈控制电路PLL对时钟网络进行系统级的时钟管理和偏移控制
暴风雨中的白杨·2022-11-26 00:00

数字IC手撕代码-XX公司笔试真题（数据流pipeline加和）

目录如下：1.数字IC手撕代码-分频器（任意偶数分频）2.数字IC手撕代码-分频器（任意奇数分频）3.数字IC手撕代码-分频器（任意小数分频）4.数字IC手撕代码-异步复位同步释放5.数字IC手撕代码-
不吃葱的酸菜鱼·2022-11-24 17:27

数字IC手撕代码-XX公司笔试真题（串并转换控制）

目录如下：1.数字IC手撕代码-分频器（任意偶数分频）2.数字IC手撕代码-分频器（任意奇数分频）3.数字IC手撕代码-分频器（任意小数分频）4.数字IC手撕代码-异步复位同步释放5.数字IC手撕代码-
不吃葱的酸菜鱼·2022-11-24 17:27

数字IC手撕代码-XX公司笔试真题（数据流最大值）

目录如下：1.数字IC手撕代码-分频器（任意偶数分频）2.数字IC手撕代码-分频器（任意奇数分频）3.数字IC手撕代码-分频器（任意小数分频）4.数字IC手撕代码-异步复位同步释放5.数字IC手撕代码-
不吃葱的酸菜鱼·2022-11-24 17:57

【数字电子技术课程设计】多功能数字电子钟的设计

目录摘要1设计任务要求2设计方案及论证2.1任务分析2.1.1晶体振荡器电路2.1.2分频器电路2.1.3时间计数器电路2.1.4译码驱动电路2.1.5校时电路2.1.6整点报时/闹钟电路2.2方案比较
舞果sight·2022-11-24 12:34

2022年全国大学生电子设计竞赛C题有源二分频音频放大电路LTspice仿真

本次电赛C题的任务是制作一个有源二分频功放，具体看一下任务书。看了一下相比其它几题都简单，于是花了一个小时搭建了如下电路。
壮乡人·2022-11-22 21:46

基于FPGA的按键计数（通过按键实现对FPGA板子的数码管显示数进行控制）

1.项目要求：数码管显示范围为0~999999，当数码管显示999999，若此时按下加的按键，则数码管显示数清零，若数码管显示为0，若按下减的按键时，数码管为9999992.编写分频计数模块，用1KHz
坚持每天写程序·2022-11-22 21:41

偶分频与奇分频

主要分为：占空比50%；占空比非50%；下面为：占空比50%；1、偶分频：对时钟信号进行2、4、6、8等等偶数分频，比较容易，例如4分频，代码如下：modulediv_4(inputwiresys_clk
酒后敲代码·2022-11-19 10:36

ARM Cortex m3 / Tricore 关于时钟和时钟树

时钟源OSC晶体振荡器，简称晶振，其作用在于产生原始的时钟频率，这个频率经过频率发生器的倍频或分频后就成了MCU中各种不同的总线频率。
dengjingg·2022-11-13 09:46

MATLAB_神经网络做数据拟合预测

目录简介各种网络模型分析及matlab实现BPRBFGRNN分析比较简介1.本次我们将以25M晶振的温度频偏曲线数据为基础，进行神经网络的搭建学习，最后消除绝大部分频差。
<往事随风>·2022-11-10 10:05
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他