E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
时序异常检测
秋之美
今天刷手机欣赏到一篇秋之美文,对美文内容深深地喜爱,就顺手把美文记录了下来,分享如下:都说指缝太宽,时光太瘦,未觉三夏尽,
时序
已新秋。虽然仍觉热浪翻滚,暑气蒸腾,气温并未下行,但秋的脚步已至门庭。
1清风徐来
·
2023-11-29 16:06
二手车价格预测比赛-探索性数据分析EDA
3、锁定重要的特征4、看看数据中是否存在离群的、异常的数据5、找到一个合适的模型绘图方法1、绘制原始数据图像,看看缺失点、
时序
图2、绘制统计图,比如箱型图、小提琴图、直方图3、将多个特征同时画出来,对比差异
马修的小腿
·
2023-11-29 16:08
7、ESP8266 中断和定时器
1、ESP8266中断中断对于在微控制器程序中使事情自动发生非常有用,并且可以帮助解决
时序
问题。有了中断,您就不需要经常检查当前的引脚值。当检测到变化时,会触发回调函数。
繁星点点-
·
2023-11-29 14:22
小白入门ESP8266
中断和定时器
【开题报告】基于机器学习的高速铁路动检数据
异常检测
算法
文献综述:国内研究现状我国铁路历来重视对轨道的检查和监测,并有完整的检查制度和严格检查标准。轨道检测基本分为静态检测和动态检测两大类静态检测主要是复测及限界检查、轨道静态检查、钢轨检查、春秋季检查和量具检查:动态检测则是以轨道检查车为主,并辅助车载添乘仪、便携添乘仪。就高速铁路而言,养修模式不同于既有普速线路,更注重行车舒适性,因而对动态检测各项数据更需要精细分析、综合评价叫通过动态检测数据科学分
java学长
·
2023-11-29 12:38
开题报告
机器学习
算法
人工智能
毕业设计
毕设
C2--Vivado开发环境之bit生成,文件组成,代码固化2022-12-08
runsynthesis与生成特定设计的网表,逻辑综合实质上是设计流程的一个阶段,在这个阶段中将较高级的抽象层次的描述自动的转换成较低层次的描述)布局布线(runimplementation实现编译)
时序
仿
晓晓暮雨潇潇
·
2023-11-29 11:42
FPGA积累——基础篇
fpga开发
vivado
xilinx
深入Android S(12.0)探索Framework之SystemServer进程的启动详解
(12.0)探索Framework之SystemServer进程的启动详解文章目录深入学习AndroidFramework前言一、Android系统的启动流程1.流程图2.启动流程概述二、源码详解1.
时序
图
neuHenry
·
2023-11-29 11:11
源码分析
Android
学习
android
Framework
深度详解 Android 之 Context
Context详解2.1ApplicationContext2.1.1自定义Application实例2.1.2获取Application实例2.1.3ApplicationContext创建过程2.1.4
时序
图
neuHenry
·
2023-11-29 11:40
源码分析
Android
android
verilog
时序
电路-触发器
触发器带异步清零和异步置1的JK触发器modulejkff_rs(inputclk,j,k,set,rs,outputregq);always@(posedgeclk,negedgers,negedgeset)beginif(!rs)q<=1'b0;elseif(!set)q<=1'b1;elsecase({j,k})2'b00:q<=q;2'b01:q<=1'b0;2'b10:q<=1'b1;2
weixin_52688879
·
2023-11-29 10:58
fpga开发
毕业设计 基于51单片机环境监测设计 光照 PM2.5粉尘 温湿度 2.4G无线通信
部分电路设计2.1STC89C52单片机核心系统电路设计2.2dht11温湿度检测电路设计2.3NRF24L01无线通信电路设计3、部分代码展示3.1NRF24L01初始化3.2NRF24L01的SPI写
时序
嵌入式基地
·
2023-11-29 10:19
毕业设计
单片机
51单片机
毕业设计
环境监测
「Verilog学习笔记」整数倍数据位宽转换8to16
专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网根据
时序
图,数据是在第二个数据到来之后输出,当仅有一个数据到来时,不产生输出,所以内部需要一个指示信号valid_cnt
KS〔学IC版〕
·
2023-11-29 10:49
Verilog学习笔记
学习
笔记
Verilog
物联网数据的特点
网数据的十二大特点:1.数据是
时序
的,一定带有时间戳;2.数据是结构化的;3.数据极少有更新或删除操作;4.数据源是唯一的;5.相对互联网应用,写多读少;6.用户关注的是一段时间的趋势,而不是某一特点时间点的值
laoge丶
·
2023-11-29 10:28
物联网
51单片机制作数字频率计
传统的频率计通常是用很多的逻辑电路和
时序
电路来实现的,这种电路一般运行较慢,而且测量频率的范围较小。
优信电子
·
2023-11-29 09:52
51单片机
嵌入式硬件
单片机
三 STM32F4使用Sys_Tick 实现微秒定时器和延时
1.2时钟对于STM32的作用指令同步:cpu和内核外设使用时钟信号来进行指令同步数据传输控制:时钟信号控制数据在内部总线上的传输时机外设操作:很多外设比如GPIOUSARTADC等需要时钟来控制频率和
时序
节能管理
wenchun2021
·
2023-11-29 06:41
STM32
stm32
单片机
嵌入式硬件
《宋词三百首》50
渐觉一叶惊秋,残蝉噪晚,素商
时序
。览景想前欢,指神京,非雾非烟深处。向此成追感,新愁易积,故人难聚。凭高尽日凝伫。赢得消魂无语。极目霁霭霏微,瞑鸦零乱,萧索江城暮。南楼画角,又送残阳去。
顧勇詩書
·
2023-11-29 02:44
alsa-lib之snd_pcm_open
目录版本获取前言snd_pcm_open
时序
图代码流程版本获取使用版本alsa1.2.5.1release|Changesv1.2.5v1.2.5.1https://www.alsa-project.org
Fireworks_light
·
2023-11-29 01:15
ALSA源码
asla
audio
2019-01-22
异常检测
文献综述2.RobertoLeyva,VictorSanchez.VideoAnomalyDetectionWithCompactFeatureSetsforOnlinePerformance[
clare式幸福
·
2023-11-29 01:11
SPI
SPI是各种信息技术的英文缩写目录1基本协议1.11)协议概括1.22)协议举例2用户逻辑3SPI原理4绩效指数5多义性6
时序
图7通信概念7.12.1、SPI:高速同步串行口7.22.2、接口的硬件连接示意图
wujiangguizhen
·
2023-11-29 00:26
spi
硬件驱动
spi
Verilog 分频器设计(奇偶分频)
一、偶数分频以上是实现2、4、10分频的Verilog实现代码及仿真结果
时序
图,分析一下:对于2这样的简单分频实现,直接在输入时钟的每个上升沿取反即可,
时序
图中可见clk_div2就是在clk时钟的每个上升沿取一次反
捞星星
·
2023-11-29 00:50
fpga开发
CodeTON Round #7 (Div. 1 + Div. 2)
分析:由于交换只能向后进行,且第一个元素无法向后交换(不存在左边的数字),而其他大的数字均可以通过交换到达自己的位置,因此只需要考虑开始
时序
列的第一个数字是否为1,如果是1,就是"YES",否则,就是"
Code_Shark
·
2023-11-29 00:11
codeforces题解
算法
c++
数据结构
Verilog-UART串口通信协议
、uart协议介绍三、RS232接口标准的Verilog代码实现一、通信特点uart:异步、串行、全双工一般描述某种通信的特点为:同步/异步,串行/并行,半双工/全双工同步:要求一个芯片控制另一芯片的
时序
Anzg256
·
2023-11-29 00:09
Verilog
fpga开发
浅谈Moore型和Mealy型以及序列检测状态图
文章目录一、基本概念1.数电中关于
时序
逻辑电路的分类2.Mealy型电路和Moore型电路的区别3.Mealy型有限状态机和Moore型有限状态机的框图二、一个简单的序列检测:可重叠,不可重叠的Mealy
Anzg256
·
2023-11-29 00:08
数电
单片机
fpga开发
嵌入式硬件
1.Spring源码解析-ClassPathXmlApplicationContext
AbstractApplicationContext设置默认的应用上下文父级的值,很明显是空给父类AbstractRefreshableConfigApplicationContext设置属性刷新容器
时序
图如下
码农大乐乐丶
·
2023-11-28 20:05
springIOC
java
spring
boot
spring
Jmeter 性能-普罗米修斯搭建-prometheus
针对不同的监控目标,官方有不同的exporter程序mysql_exporter:获取mysql数据node_exporter:获取操作系统数据(存储数据)Prometheus:
时序
数据库,负责存储数据
爱吃 香菜
·
2023-11-28 20:11
程序人生
软件测试
程序员
jmeter
prometheus
测试工具
单元测试
自动化测试
程序员
程序人生
时序
数据库influxDb实际基本操作
1、什么是InfluxDB具体请看[
时序
数据库InfluxDB介绍](https://blog.csdn.net/m0_46577050/article/details/123221935)2、InfluxDB
小小码农>>>>
·
2023-11-28 19:24
数据库
时序数据库
数据库
时序
数据库怎么用
时序
数据库是一种特殊的数据库系统,专门用于存储和查询时间序列数据。这种数据库通常使用时间戳作为索引,可以快速查询某一时间段内的数据。
不卡不卡
·
2023-11-28 19:54
时序数据库
数据库
sql
mysql
sqlserver
ProcessDB实时/
时序
数据库——JAVA_API查询历史统计数据
一、历史统计数据字段DaterecordTime;//数据时间shortquality;//质量doublesumValue;//累计值doublemaxValue;//最大值doubleminValue;//最小值doublefirstValue;//第一值doublelastValue;//最后值floatstdDev;//平均值floatchangeRate;//变化率intcount;//
ProcessDB
·
2023-11-28 19:53
#
java
时序数据库
物联网
ProcessDB
数据库开发
ProcessDB实时/
时序
数据库——C/C++查询历史
时序
数据
目录前言一、历史
时序
数据字段介绍二、查询历史
时序
数据前言前文已经介绍C/C++使用ProcessDB的基本操作,本文将针对历史
时序
数据的相关操作进行介绍一、历史
时序
数据字段介绍字段注释id数据点idname
ProcessDB
·
2023-11-28 19:53
#
c++
时序数据库
数据库开发
物联网
ProcessDB
victoriametrics
时序
数据库概述
目录标题victoriametrics
时序
数据库的组成victoriametrics常用的查询指令victoriametrics
时序
数据库的组成VictoriaMetrics存储数据的数据结构主要由以下几个方面组成
高木木的博客
·
2023-11-28 19:52
时序数据库
java
数据库
查询
时序
数据库中的数据
查询
时序
数据库中的数据上一篇,我们实际上传了50,000个数据点。本文,我们了解如何查询
时序
数据库中海量的数据。
PredixCN
·
2023-11-28 19:19
Predix云
数据库
windows
数据可视化
企业应用
数据库
企业
时序数据库
数据分析
实时数据库
论文阅读笔记《GANomaly: Semi-Supervised Anomaly Detection via Adversarial Training》
核心思想 本文提出一种基于半监督GAN的
异常检测
算法,主要的创新点在于在自动编码器之后,又增加了一个编码器,构成了“编码-解码-编码”的结构,通过比较第二个编码器的输出和第一个编码器的输出之间的差别,
深视
·
2023-11-28 18:15
论文阅读笔记
#
缺陷检测
深度学习
异常检测
【文献阅读笔记】深度
异常检测
模型
文章目录导读相关关键词及其英文描述记录深度
异常检测
模型Superviseddeepanomalydetection有监督深度
异常检测
Semi-Superviseddeepanomalydetection
迎着黎明那道光
·
2023-11-28 18:45
视觉异常检测
笔记
异常检测
【文献阅读笔记】SimpleNet: A Simple Network for Image Anomaly Detection and Localization
文章目录1、模型2、训练3、推理4、实验结果消融实验一类新奇检测5、代码6、想法2023CVPR领域:
异常检测
目标:图像输入数据1、模型模块:特征提取器、特征适配器、异常特征生成器、鉴别器模块功能构成特征提取器提取局部特征预训练网络的不同层特征适配器将预训练的特征转移到目标域一层的全连接层异常特征生成器生成异常样本向特征空间添加高斯噪声鉴别器鉴别出正常和异常两层的多层感知机
迎着黎明那道光
·
2023-11-28 18:45
视觉异常检测
文献阅读笔记
笔记
视觉检测
深度学习
李宏毅
异常检测
笔记
本文是李宏毅视频的笔记1.
异常检测
定义?给定一组训练数据找到一个函数检测输入x是否相似于训练数据。不同的方法使用不同的方式决定相似性。
理心炼丹
·
2023-11-28 18:14
时间序列预测以及异常检测
异常检测
【文献阅读笔记】关于GANomaly的
异常检测
方法
文章目录1、GANomaly:Semi-SupervisedAnomalyDetectionviaAdversarialTraining模型主要创新2、Skip-GANomaly:SkipConnectedandAdversariallyTrainedEncoder-DecoderAnomalyDetection模型主要创新点3、Industrialsurfacedefectdetectionan
迎着黎明那道光
·
2023-11-28 18:43
文献阅读笔记
视觉异常检测
笔记
视觉检测
深度学习
消息队列MQ
1.
时序
(Timing
p1sto
·
2023-11-28 12:52
rabbitmq
java
服务器
开发语言
spring
cloud
pandas教程:Introduction to statsmodels statsmodels简介
13.3Introductiontostatsmodels(statsmodels简介)1EstimatingLinearModels(估计线性模型)2EstimatingTimeSeriesProcesses(预测
时序
过程
Cachel wood
·
2023-11-28 10:04
pandas使用教程
pandas
python
开发语言
easyui
前端
javascript
LDA
Grafana集成LDAP认证
Grafana是一款多平台、开源的分析和交互式可视化Web应用程序,配合后端数据源可以方便地进行各类图表展示,后端数据源一般是各类
时序
数据库,如InfluxDB、Prometheus、Graphite等
aneirin
·
2023-11-28 09:51
性能测试平台搭建及简单使用(jmeter分布式+influxdb2.0+grafana)附性能测试报告
linux系统为例,windows资源杂乱不建议使用)4.master机器配置(windows系统为例,作为命令下发者windows操作系统即满足使用)5.一些坑:6.补充说明二、influxdb2(
时序
数据库
勇往直前的小测试
·
2023-11-28 08:51
性能测试
jmeter
分布式
grafana
docker下搭建JMeter+Grafana+influxdb可视化性能监控平台
前言:InfluxDB:是一款用Go语言编写的开源分布式
时序
数据库。该数据库现在主要用于存储涉及大量的时间戳数据。小数据量的时候还性能还不错,但是数据量大一点,性能问题就体现出来了。
林夕5464
·
2023-11-28 08:49
测试
平台
jmeter
jmeter+influxDB+Grafana可视化压测
):https://blog.csdn.net/m0_46627257/article/details/123181701二、安装influxDB简介:influxDB是一个用go语言开发的开源分布式
时序
数据库
零度微凉
·
2023-11-28 08:44
java
docker
可用性测试
DTCC 2019 | 阿里云TSDB: 教你解锁
时序
时空数据库的种种黑科技
阿里云TSDB是阿里自研的一种高性能,低成本,稳定可靠的在线
时序
时空数据库产品。
阿里云云栖号
·
2023-11-28 07:45
大数据
数据库
时序时空数据库
Verilog基本语法概述
一、概述Verilog是一种用于数字逻辑电路设计的硬件描述语言,可以用来进行数字电路的仿真验证、
时序
分析、逻辑综合。
Zeal.Zhang
·
2023-11-28 07:36
IC
Design
fpga开发
FPGA模块——DA转换模块(AD9708类)
给DA转换器一个时钟,这个时钟是对clk
时序
时钟的取反。由于DA也是上升沿锁存数据,这样就保证DA模块读到的数据都是稳定了的数据。这样只是为了保证系统的稳定。moduleda_wave_
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及FPGA 实现)FPGA部分
3、掌握VerilogHDL的组合和
时序
逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
Myon⁶
·
2023-11-28 07:35
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
学习
diamond
STM32入门--CAN
测试模式4.1静默模式4.2环回模式五、bxCAN功能描述5.1发送处理编辑5.2接收管理5.2.1标识符过滤:5.2.2过滤器匹配序号与优先级规则5.2.3STM32寻址范围5.2.3SRAM六、位
时序
描述
Dirk-Colin
·
2023-11-28 03:06
51单片机
网络
Day-08
微信小程序支付
时序
图(微信开发文档提供)详见开发指引-小程序支付|微信支付商户平台文档中心(qq.com)获取临时域名即获取一个公网IP下载安装cpolar软件业务功能微信支付(1)完成相关配置(2)service
过尽漉雪千山
·
2023-11-28 02:58
java
后端
java-ee
spring
spring
boot
从一到无穷大 #19 TagTree,倒排索引入手是否是优化
时序
数据库查询的通用方案?
文章目录文章主旨
时序
数据库查询的一般流程扫描维度聚合时间聚合管控语句TagTree整体结构索引结构可能的问题测试文章主旨文章针对的问题点在于现有的倒排索引实现在高基数的情况下性能较差,现有方法问题如下:
李兆龙的博客
·
2023-11-27 23:40
从一到无穷大
时序数据库
数据库
什么是好的FPGA编码风格?(3)--尽量不要使用锁存器Latch
Latch,锁存器,一种可以存储电路状态信息的组合逻辑元件,和同样可以保存电路状态的
时序
逻辑元件–触发器(Flip-Flop,FF)不同,锁存器只在其使能端口有效时,将输入传递给输出;而在其使能端口无效时
孤独的单刀
·
2023-11-27 20:33
FPGA设计与调试
fpga开发
Verilog入门
Verilog
Xilinx
IC
锁存器
音视频序列数据分析(RNN->seq2seq->Encoder+Decoder->Attention->Transformer)
1.RNN针对语音、视频等序列数据,我们需要进行全局
时序
信息考虑,因此RNN模型是最初最基础的模型结构。主要可以分析的任务:语音识别、语音合成、视频摘要生成、音视频情感预测等。
Janie.Wei
·
2023-11-27 20:48
深度学习
语音信号处理
视频图片处理
seq2seq
attention
transformer
Encoder
Decoder
【嵌入式面试】嵌入式知识点面经整理
手绘I2C
时序
图?画图解释can报文;项目中用到了
Julian_cather
·
2023-11-27 19:40
嵌入式
面试
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他