硬件编程VHDL

jQuery新手入门第一天

库的包含有很多，不管是硬件编程还是软件编程都会有库的存在。
jecson·2020-02-07 03:23

小学生真的有编程必要吗？

我是从五年级开始涉及到了硬件编程，就是我们所说的Arduino，一年级开始出现了Python。
宜城老师·2020-02-06 07:06

VHDL语法简单总结

一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。
洛神红梅花果茶丿·2020-01-01 08:19

【VHDL】

1.component（元件）：元件可放在library内，供所有使用者多次调用。元件声明：componentlabelisport(port_name:signal_modesignal_type;...);endcomponent;元件实例化：label：component_nameportmap(port_list);2.几种常见库：useieee.std_logic_unsigned.al
大魔王是本人·2019-12-29 17:35

Doxygen -- part 2

可以在生成的文档中囊括它们.如何组织一个注释块的内容,以使得输出美观.特殊注释块一个特殊注释块是一个带有一些额外标记,使得doxygen知道其是一段需要出现在生成的文档中的结构化文本的C注释块.对于Python,VHDL
jakio6·2019-12-29 16:00

【r<-高级|理论】apply,lapply,sapply用法探索

以前接触过各类编程，大多以过程性编程为主，要么只用了过程性的编程，要么语言本身是面向过程的，像C，VHDL等。向量化与对象化的编程对我来说挺陌生的，用的少，精髓没悟到。
王诗翔·2019-12-26 07:50

FPGA多路信号采集

利用FPGA的I/O端口数多且可编程设置的特点，配以VHDL编写。嵌牛鼻子:FPGA，数据采集，电路设计。嵌牛提问:当测控系统需要采集信号量较多
枫页syl·2019-12-24 18:11

应届本科生平均年薪10万起，对比清华北大学子，你究竟差在哪？

第一周周一上午，在一间教室一共上了不到两个小时的课，学了计算机的VHDL语言。下课，老师要求在周五之前编出一个主频30M的C
为什么不正经·2019-12-23 09:00

Socket与系统调用深度分析

系统调用的意义如下：1.把用户从底层的硬件编程中解放出来2.极大的提高了系统的安全性3.使用户程序具有可移植性一般进程是不能访问内核的，而系统调用是用户态进入内核态的唯一入口二、系统
浩翔Zz·2019-12-19 14:00

代码的文件和路径命名规范和目录结构规划

规则经验文件、文件夹命名法用字母或下划线_开头的驼峰命名法，比较特有的名称用大驼峰命名法（A51、PHP、VHDL、Altera、Intellij、CLion），通用和常见的名称用小驼峰命名法（env、
fightfa·2019-12-17 11:51

推荐10 个短小却超实用的 JavaScript 代码段

JavaScript正变得越来越流行，它已经成为前端开发的第一选择，并且利用基于JavaScript语言的NodeJS，我们也可以开发出高性能的后端服务，甚至我还看到在硬件编程领域也出现了JavaScript
技匠·2019-12-15 12:10

C语言编程基本原理

Linux嵌入式，硬件编程，有高性能要求的应用程序sudoapt-getupdate->sudoapt-getinstallvim->gcc-vvim编辑器i前一个字符插入，a后一个字符插入，shift
KevinCool·2019-12-08 09:32

verilog语言实现3-8译码器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2019-11-11 13:02

初始FPGA

FPGA和单片机的区别单片机FPGA哈佛总线结构，或者冯诺依曼结构查找表串行执行并行执行软件范畴硬件范畴C/汇编语言编程VerilogHDL/VHDL硬件描述语言编程FPGA制造商Xilinx(赛灵思)
星空下聆听·2019-11-03 22:00

2019-2020-1 20199324《Linux内核原理与分析》第五周作业

系统调用的功能特性：把用户从底层的硬件编程中解放出来；极大地提高了系统的安全性；使用户程序具有可移植性。
杨蕾新20199324·2019-10-18 22:00

2019-2020-1 20199318《Linux内核原理与分析》第五周作业

3.系统调用具有以下功能和特性：把用户从底层的硬件编程中解放出来。操作系统为我们管理硬件，用户态进程不用直接与硬件设备打交道。极大的提高系统的安全性。如果用户
孙茂林·2019-10-18 21:00

Microsemi Libero使用技巧——使用FlashPro单独下载程序

关于FlashProMicrosemiFlashPro编程系统是Microsemi的FlashPro软件和硬件编程器的组合
whik·2019-10-01 20:00

vhdl入门2——ise制作一位全加器

vhdl入门2——ise制作一位全加器先写一下vhdl的，先做一个两输入或门，再做一个半加器，在连接形成一个1位全加器下边的命名有误：quanjiaqi1——一位全加器，quanjiaqi0——半加器，
weixin_43475628·2019-09-11 10:24

VIVADO自动生成的AXI IP时序

文章目录读/写操作的依赖关系写操作读操作封装工具生成的IPAXIliteVHDL代码AXIfullVHDL代码C代码1C代码2C代码3博文链接读/写操作的依赖关系写操作读操作封装工具生成的IPAXIliteVHDL
山音水月·2019-08-18 23:57

FPGA底层原理结构及内部资源

组成结构FPGA资源分布图FPGA管脚CLB触发器（flip-flop）IOBBRAM总结FPGA组成结构博主刚开始接触FPGA时是在大三上EDA实验课，当时就对这种这种芯片的强大好奇，当时实验课用的VHDL
Mr.zhang_FPGA·2019-08-17 17:53

02.嵌入式程序设计

参考硬件文档对硬件编程。③、硬件对于操作自身的方法。具体实现于其独立文件中，封装在结构
柏666·2019-08-14 15:32

VHDL——学习开篇1（入门体验与顺序执行）

文章目录0、背景1、VHDL入门体验1.12选1选择器1.2锁存器的设计1.3总结与注释2、VHDL顺序执行2.1赋值语句2.2流程控制语句2.21if语句2.22case语句0、背景明明已经掌握了verilogHDL
ciscomonkey·2019-07-17 17:56

简单有限状态机的VHDL

VHDL部分libraryIEEE;useieee.std_logic_1164.all;entityFSMisport(
莞工米兔·2019-06-18 20:58

VHDL多路选择部分语法

①【if-else】if___then___;elsif___then___;elsif___then___;……;else___;endif;_________________________________________________________分界线②【case】case__iswhen___=>___;--注意"=>"符号，是case语句的明显标志when___=>___;……;w
莞工米兔·2019-06-18 17:52

Quartus II 实验 （二）——VHDL 4位加法器和4位乘法器

0x1前言计算机组成原理实验项目要求之一，使用QuartusII的VHDL语言制作一个4位加法器和4位乘法器，并烧到试验箱中进行测试。
蛇皮团团怪·2019-06-18 15:08

VHDL同步与异步

所谓“同步”是指与系统时钟同步。同步复位是指当复位信号(RST)有效时，并不立刻生效，而是要等到复位信号(RST)有效之后系统时钟(CLK)的有效边沿到达时(CLK'EVENTANDCLK='1')才会生效；而异步复位(RST)则是立刻生效的，只要复位信号有效(RST=1)，无论系统时钟(CLK)是怎样的，系统都会立即被复位。异步控制信号放在时钟(clk'eventandclk='1')之前，同步
莞工米兔·2019-06-15 12:42

VHDL全加器设计以及ALU设计报告+（全代码）

1.四位并行加法器的逻辑实现图全加器设计图(2)具体设计architectureplussofadderissignalcin1,cin2,cin3:std_logic;componentplusmaxport(a,b,cin:instd_logic;s,cout:outstd_logic);endcomponent;beginG1:plusmaxportmap(cin=>cinn,a=>m(0)
MckinleyLu·2019-05-21 16:15

「被解放的手变」后拨信号控制器这块神经中枢的诞生

在这篇内容里，你可以了解到：-不懂电路知识和硬件编程的情况下，如何更舒适有效的开始自学-Di2发送变速命令这个信号的基本原理和如何利用电路模拟出这个信号-电路板设计的具体流程-初学后设计的第一版和积累了电路知识后的第二版的鲜明对比如果你还没准备好阅读下面稍显
amazewander·2019-05-16 15:51

[FPGA]以太网帧数据UDP报文解析接收

系统：WIN10，开发平台：ISE14.7编程语言：VHDL硬件平台：Virtex-6FPGAML605开发板项目描述：将网口发来的以太网帧进行接收，层层解析，最后得到UDP报文内容。
GG_band·2019-05-06 21:38

VHDL实现矩阵键盘

1.矩阵键盘驱动电路设计2.原理图3.矩阵键盘原理4.矩阵键盘设计思路5.键盘扫描6.源代码：libraryIEEE;useIEEE.STD_LOGIC_1164.all;useIEEE.STD_LOGIC_unsigned.all;USEIEEE.STD_LOGIC_ARITH.ALL;entitykeyboardisport(sysclk:inSTD_LOGIC;--ipput->system
冷暖自知_源·2019-04-21 23:51

VHDL+Quartus II 课程设计相关程序

QuartusII的project是.qpf的UniversityProgramVWF这是波形文件1.与或门电路设计①与门电路设计libraryieee;useieee.std_logic_1164.all;entitylianisport(   a,b:instd_logic;   y:outstd_logic);end; architecturerel_1oflianisbeginyyyyyy
hxxjxw·2019-04-02 10:31

Synopsys VCS 和 VCS_MX的区别

SynopsysVCSSynopsysVCS_MXVCS-MXSUPPORTVERILOG,VHDL,SVVCSSUPPORTVERILOG,SVVCS-MXsupportsimulationonVerilogaswellasVHDL
狗达Da·2019-03-22 15:04

[FPGA]ISE-Xilinx-ML605之流水灯

一些步骤不那么详细了，可以参考前篇文章ISE14.7初次上手（Virtex-6ML605实现拨码开关LED–VHDL。
GG_band·2019-02-25 21:45

22

属性通过以下方式传递：•通用地图（VHDL）•实例化基元组件时传递的Defparams或内联参数（Verilog的）所有属性都在Xilinx库指南中作为原始组件描述的一
张凌001·2019-02-25 11:00

VHDL

VerilogHDL与VHDL均是硬件描述语言（HDL）的一种，它们存在着异同点。
千浦千钰·2019-02-03 21:00

TestBench 基本写法与框架

VHDL与Verilog语言的语法规则不同，它们的TestBench的具体写法也不同，但是应包含的基本结构大体相似，在VHDL的仿真文件中应包含以下几点：实体和结构体声明、信号
Tiger-Li·2019-01-20 09:26

FPGA基础介绍

以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实
青春不迷、夜半听雨·2019-01-07 19:54

程序员的-------代码的文件和路径命名规范和目录结构规划

规则经验文件、文件夹命名法用字母或下划线_开头的驼峰命名法，比较特有的名称用大驼峰命名法（A51、PHP、VHDL、Altera、Intellij、CLion），通用和常见的名称用小驼峰命名法（env、
JackIT健_686·2018-12-26 10:24

ISE 14.7初次上手（Virtex-6 ML605 实现拨码开关LED--VHDL）

以下-----废话实验室要求学习FPGA，刚刚将VHDL的基本语法和一些基础时序组合器件看完，迫不及待上手进行操作。
GG_band·2018-12-13 17:15

python的积木式编程

wood.codemao.cn/https://static.codemao.cn/wood_docs/web/code/Control.html编程猫和scratch大同小异，和其他Python平台相比较：优势：支持硬件编程丰富的
flymist·2018-12-03 11:08

VHDL

标记标识符：有26个字母与数字以及下划线_组成注：必须以字母打头；不能有两个连续的_；最后一个字符不能是下划线；字母不区分大小写；最长32个字符如：正确：CLKNOT1_Q错误：3DADB-ADB_保留字：不能做标识符如：andinentityportprocess…界符:语句以;结束；注释用-；信号赋值用，=移位运算符：SLL,SLA,SRL,SRA,ROL,ROR符号运算符：+，-连接运算符：
默微·2018-10-30 00:02

Quartus II文件编译下载和USB-Blaster驱动安装

首先建立一个verilogHDLfile，单击File->New:如上图所示，选择VerilogHDLFile，当然了如果使用VHDL语言呢，就选择VHDLfile辣。
grace_fight·2018-10-07 21:18

Quartus 18 新手教程

最近需要做个小作品，用到了Quartus18，本人采用vhdl语言进行的开发，过程如下。
Unfriendly_ARM·2018-10-04 14:44

FPGA芯片选型（FPGA初学者的选择）

初学者在学习FPGA的时候，要解决的首要的问题是对数字电路技术基础知识的掌握，然后就是对硬件描述语言的掌握（veirlog或者VHDL）。至于FPGA芯片本
aoxiang_ywj·2018-10-02 00:00

Vivado使用技巧（26）：HDL编写技巧

VHDL语言的优势有：语法规则更加严格；在HDL源代码中初始化RAM组件更容易；支持package；自定义类型；枚举类型；没有reg和wire之间的混淆。
FPGADesigner·2018-08-27 16:45

VHDL赋值语句

resultrst,clk=>clk,a=>a,b=>b,dout=>temp);result<=temp;endBehavioral;其中sum模块用于计算两路输入信号之和，在时钟上升沿触发计算。仿真结果如下：
行舟人·2018-08-17 09:00

PCB设计入门

与原理图和目标输出相关联的文件都被加入到工程中，例如PCB，FPGA，嵌入式(VHDL)和库。当工程被编译的时候，设计校验、仿真同
杨广帅·2018-07-29 10:10

VHDL 加法器

-用结构方法设计一个半加器。两个一位二进制数Ai和Bi相加，Si为半加器的和，Si+1为进位输出。--第一步设计低层实体:xor_gateLibraryieee;Useieee.std_logic_1164.all;Entityxor_gateisPort(Op1:instd_logic;Op2:instd_logic;Xor_result:outstd_logic);Endxor_gate;Ar
liudongdong19·2018-07-20 11:29

学习 FPGA之前的基础知识

所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。
weixin_30702413·2018-07-18 06:00

如何解决VHDL中参数化赋值：赋全0、全1、全z

VHDL中可将参数定义在generic语句中，一般是将位宽定义在此，其他参数可定义在package中。这里不做讨论。
长弓的坚持·2018-07-08 21:49
上一页 15 16 17 18 19 20 21 22 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他