紫光同创FPGA开发笔记

FFmpeg开发笔记（五）如何访问Github下载FFmpeg源码

学习FFmpeg的时候，经常要到GitHub下载各种开源代码，比如FFmpeg的源码页面位于https://github.com/FFmpeg/FFmpeg。然而国内访问GitHub很不稳定，经常打不开该网站，比如在命令行执行下面的ping命令。pinggithub.com上面的ping结果如下所示，可见默认解析的DNS地址连接超时。正在Pinggithub.com[20.205.243.166]
aqi00·2023-12-03 13:20

运用极简主义理念，让你的生活更简单、丰富和充实｜极简关系

而后他们一同创建了宣
楠悦读_858f·2023-12-03 11:40

加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！

行业对算力的真实需求，也极大推动了芯片厂商的发展，矿机芯片经历了CPU、GPU、FPGA、ASIC等发展阶段。在PoW共识机制的大背景下，算力的付出为链的安全性提供保障。
链科天下·2023-12-03 10:36

Interface type cannot be statically allocated

总目录iOS开发笔记目录从一无所知到入门这是一个Objective-C中赋值类型的问题，以字符串类NSString为例(也可以是其他类型，包括你的自定义类型)，简化一下代码：NSString*name=
锦天·2023-12-03 07:02

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

使用DMA在FPGA中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与FPGA中的处理器上运行的嵌入式C之间传输数据的基本结构。
OpenFPGA·2023-12-03 05:52

如何构建一个温暖的学习空间

4月3日紫光行动迎来了第二次课程，主题是《从紫光行动到相互陪伴——构建一个温暖的网络学习空间》。这次主讲嘉宾还是窦继红老师。窦老师为大家带来《教师网络直播小技巧》的分享。
小尘老师·2023-12-03 05:41

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA学习之Verilog语言入门指导（嵌入式）Verilog是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。
技术无限探索·2023-12-02 22:57

FPGA系列：1、FPGA/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码

catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考：需求有时需要将源码交付给第三方，但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此，我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料，给出了如何将quar
天城寺电子·2023-12-02 18:08

【三哥说技术】第一集 从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍，课程包括硬件、嵌入式软件、app、云平台、FPGA
柔贝特三哥·2023-12-02 16:09

产品介绍演讲稿范文6篇

我是大漠紫光非常荣幸今天由我来介绍一下我们公司及产品(打招呼表示感谢)(塑造产品价值，突出产品独特卖点，引发强烈兴趣)各位亲爱的伙伴们在进入主题之前我可不可以和大家先做一下友好的互动
atomhc·2023-12-02 13:40

生成式 AI 与数据融合：亚马逊云科技的前沿探索与应用

目录前言1生成式AI和数据2亚马逊云科技的AI创新2.1数据与生成式AI的协同创新2.2多模态融合与创新驱动2.3构建创新平台与工作智能助手2.4数据整合与安全保障3生成式AI结合企业数据的典型技术AmazonQ4
cooldream2009·2023-12-02 13:53

GoWin FPGA--- startup2

clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项，生产对应的代码，Copy到制定的地点。右侧有对应的说明文件
Kent Gu·2023-12-02 09:25

【数字图像处理】边缘检测

本文主要介绍数字图像边缘检测的基本原理，并记录在紫光同创PGL22GFPGA平台的布署与实现过程。
洋洋Young·2023-12-02 09:55

FPGA纯verilog实现 LZMA 数据压缩，提供工程源码和技术支持

FPGA纯verilog实现LZMA数据压缩，提供工程源码和技术支持目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程
hexiaoyan827·2023-12-02 09:21

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（2）彩虹呼吸灯

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:
青山入墨雨如画·2023-12-02 09:51

FPGA时序分析与时序约束（一）

而FPGA内部也有着非常丰富的可配置的布线资源，能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCKRAM、DSP和接口模块等资源能够相互通信，完成所需功能。
STATEABC·2023-12-02 09:50

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（1）设计一个汽车尾灯自动控制系统

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统，要求根据汽车行驶状态自动控制汽车尾灯：直行：尾灯不亮；右转：右侧
青山入墨雨如画·2023-12-02 09:49

大宋艺术团正宗传承川剧变脸演出活动大范围内接单寻求厂家景区商家合作

大宋艺术团正宗传承川剧变脸演出活动大范围内接单寻求厂家景区商家合作川剧脸谱，是川剧表演艺术中重要的组成部分，是历代川剧艺人共同创造并传承下来的艺术瑰宝。
韩柯乐·2023-12-02 04:42

【解决win10 64位系统下ISE14.7闪退问题】

【解决win1064位系统下ISE14.7闪退问题】在FPGA开发中，使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时，可能会遇到闪退的问题。
星光璀抱·2023-12-02 01:19

国内首所国际职业培训学院落户深圳盐田揭幕开业

中科大有高新科技有限公司董事长、长江商学院MBA\FMBA金融导师、深圳市中科国药生物医药研究院理事长、深圳市盐田区国际职业培训学院理事长杨光伟，深圳市盐田区国际职业培训学院院长谭翠军、中科建业财务有限公司董事长王建斌、协同创新基金管理有限公司总裁丘炜雄
热点新视界·2023-12-01 21:50

她找的这些小地方，帮都市人发现新故乡

她创办的早春游学项目，旨在推动现代都市人发现和共同创造地方生活，营造心灵的新故乡。《碧山》杂志书前副主编、早春游学的创办人林小熏这样定义现在的自己：一个在属于自己的路上终于起航的人。
物外AnotherEscape·2023-12-01 20:19

在故宫吃次火锅，就算文化人?

但据某美食点评网站介绍，该餐厅以乾隆《紫光阁赐宴图》作为空间主题呈现，展现皇家礼乐、宴会、家具器皿、游戏等宫廷文化，还原宫廷御食的场景和风貌。是不是还很有文化?我们想来自诩饮食文化博大精深，盖冠全球。
他不在这里·2023-12-01 17:16

【【FPGA中断的介绍附上 上个MicroBlaze 代码的解析】】

FPGA中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器
ZxsLoves·2023-12-01 16:40

【【FPGA 之Micro Blaze的串口中断实验】】

FPGA之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候，通常会用到AXIUartliteIP核与外部设备通信。
ZxsLoves·2023-12-01 16:40

【【FPGA的 MicroBlaze 的 介绍与使用 】】

FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用Verilog/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves·2023-12-01 16:30

FPGA串口接收解帧、并逐帧发送有效数据——1

FPGA串口接收解帧、并逐帧发送有效数据工程实现的功能：FPGA串口接收到串口调试助手发来的数据，将其数据解帧。
灵风_Brend·2023-12-01 13:37

FPGA架构和应用基础知识

FPGA代表现场可编程门阵列，它是一种半导体逻辑芯片，可编程成几乎任何类型的系统或数字电路，类似于PLD。PLD仅限于数百个门，但FPGA支持数千个门。
EDA365电子论坛·2023-12-01 13:07

AI时代FPGA厂商与FPGA工程师该如何转型？

在嵌入式系统研发领域，随着产品AI化升级进程，原先设计常规数字系统的FPGA硬件工程师和系统软件设计师们都不得不面临技术转型的问题。
喜欢打酱油的老鸟·2023-12-01 13:06

Achronix的FPGA技术可优化用于工业4.0及5.0的人工智能（WP027）

简介在过去三百年间，工业领域取得了长足的进步。机器设备最初于18世纪问世，主要以水和蒸汽为动力，并引发了18世纪末的工业革命（通常被称为工业1.0）。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作，但直到19世纪末，亨利·福特才设立了第一条电动流水线，形成了工业2.0的框架。自动化和计算机技术于1960年代末期开始崭露头角，并构成了工业3.0的雏形，为如今驱动着工业4.0的自动化、人工智能（A
电子科技圈·2023-12-01 13:35

Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet

中国上海，2023年8月——高性能FPGA芯片和嵌入式FPGAIP（eFPGAIP）领域内的先锋企业Achronix半导体公司日前宣布：为帮助用户利用先进的SpeedcoreeFPGAIP来构建先进的chiplet
电子科技圈·2023-12-01 13:35

FPGA芯片厂商

FPGA芯片厂商1）引言给FPGA一个支点，它可以撬动整个数字逻辑。
宁静致远future·2023-12-01 13:34

TCP解帧解码、并发送有效数据到FPGA

TCP解帧解码、并发送有效数据到FPGA工程的功能：使用TCP协议接收到网络调试助手发来的指令，将指令进行解帧，提取出帧头、有限数据、帧尾；再将有效数据发送到FPGA端的BRAM上，实现信息传递。
灵风_Brend·2023-12-01 13:02

Achronix推出基于FPGA的加速自动语音识别解决方案

提供超低延迟和极低错误率（WER）的实时流式语音转文本解决方案，可同时运行超过1000个并发语音流2023年11月——高性能FPGA芯片和嵌入式FPGA（eFPGAIP）领域的领先企业Achronix半导体公司日前自豪地宣布
电子科技圈·2023-12-01 13:30

Xilinx FPGA——ISE的UCF时序约束

时序约束是我们对FPGA设计的要求和期望，例如，我们希望FPGA设计可以工作在多快的时钟频率下等等。设计是要求系统中的每一个时钟都进行时序约束。
仲南音·2023-12-01 13:22

ESP32-IDF开发笔记 | 03 - 使用SPI外设驱动ST7789 SPILCD

一、硬件说明ST7789屏幕引脚ESP32C3F引脚3V33V3GNDGNDMOSIIO_07CLKIO_06DCIO_08RSTIO_04BLIO_05二、ESP32的SPI外设1.外设功能ESP32-C3具有三个SPI接口(SPI0、SPI1和SPI2)。SPI0和SPI1只能配置为在SPI内存模式下操作，而SPI2可以配置为在SPI内存和通用SPI模式下操作。在SPI主机模式下，时钟频率不超
Mculover666·2023-12-01 11:00

华为FPGA设计设计规范

华为FPGA设计设计规范前言本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：在于规范整个设计流程，实现开发的合理性、一致性、高效性。
数字积木·2023-12-01 11:13

《心理治疗中的依恋》第七章依恋关系如何塑造自我03

三、共同创造、整合和互为主体性随机应变的、情感性调谐的沟通；传递共情的方式、应对的能力、了解孩子的“意图”等；一种反应的框架，其中涵盖了与孩子主观体验的广度有关的包纳性；给孩子新出现的能力撘脚手架；当关系出现破裂时
心喜欢生0003·2023-12-01 09:10

vivado实现分析与收敛技巧1

IDR围绕复杂的时序收敛功能特性展示了一个简单的用户界面，对于大部分设计，它所达成的结果与FPGA专家不相上下。
cckkppll·2023-12-01 06:24

pcie dma 相关知识整理（xilinx平台）

DMA读过程1、驱动程序向操作系统申请一片物理连续的内存;2、主机向该地址写入数据；3、主机将这个内存的物理地址告诉FPGA；4、FPGA向主机发起读TLP请求—连续发出多个读请求；
zzyaoguai·2023-12-01 01:55

【紫光同创PCIE教程】——使用WinDriver驱动紫光PCIE

本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注www.meyesemi.com)紫光的logos系列的PGL50H/PGL100H、logos-2全系列都集成gen2×
小眼睛FPGA·2023-12-01 00:49

【紫光同创PCIE教程】——使用官方驱动在Windows下进行DMA读写操作/PIO读写操作

本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)紫光同创官方主推的是在linux系统下开发驱动和上层软件，相应地，官方提供了在linux
小眼睛FPGA·2023-12-01 00:46

【FMC140】 基于VITA57.4标准的双通道5.2GSPS（或单通道10.4GSPS）射频采样FMC+子卡模块

是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC标准，符合VITA57.1规范，该模块可以作为一个理想的IO单元耦合至FPGA
北京青翼科技·2023-11-30 19:10

【FMC139】青翼科技基于VITA57.1标准的4路500MSPS/1GSPS/1.25GSPS采样率14位AD采集FMC子卡模块

该ADC与FPGA的主机接口通过8通道的高速串行GTX收发器进行互联。该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米波通信、自动测试设
北京青翼科技·2023-11-30 19:08

DNSPod十问崔久强：证书有效期缩短，CA机构要凉透？

上海市数字证书认证中心有限公司总经理、上海市静安区政协委员、第一届上海市智慧城市建设领军先锋、一带一路信息产业发展联盟数字签名专委会主任委员、中国电子认证产业联盟专委会委员、中国密码学会电子认证专委会理事、协同创新实验室主任
DNSPod·2023-11-30 18:54

如何高效优雅的完成一次机器学习服务部署？一文详解部署难点以及实战案例...

通过云上探索实验室，开发者可以用技术实验、产品体验、案例应用等方式，与其他开发者小伙伴一同创造、互助启发，玩转云上技术，为技术实践提供无限可能。
亚马逊云开发者·2023-11-30 18:02

【7月8日A股复盘】王府井又搞内幕消息了

今日操作：卖出紫光国微空仓。
投机者流火·2023-11-30 13:25

芯片及设计制造 - 小记

文章目录关于芯片制造材料芯片分类ASICASSPSoCFPGA可编程SoC或SoCFPGA微处理器（μP或MPU）微控制器（μC或MCU）芯片设计和制造过程：需求&方案架构设计架构验证形式验证/属性检查前端设计
伊织code·2023-11-30 08:55

Chipyard BOOM环境搭建

ChipyardBOOM环境搭建安装流程安装依赖下载chipyard并配置BOOM使用BOOM进行Dhrystone测试：使用BOOM核仿真自己编写的C程序移植到FPGA上Linux综合生成SmallBOOMConfig
diamond_biu·2023-11-30 07:58

如何在单一模式下增加商品复购率，令路人转变成客户再转变成忠实客户！

这种模式通过将消费者、商家和生产者联系在一起，实现了价值的共同创造和分享，为企业带来了新的发展机遇。
软件开发小浩·2023-11-30 06:28

FPGA学习笔记五：Moore状态机与Mealy状态机的区别（基于Verilog）

目录前言一、状态机及其描述二、Moore状态机和Mealy状态机设计对象描述及其原理（一）Moore状态机（二）Mealy状态机总结前言本篇博客主要基于一些状态机书写的规范以及其构成结构進行相应的简单分析，同时依据HDLBits中两道典型的题目（HDLBits第139题：简单Moore状态机的实现和HDLBits第140题：简单Mealy状态机的实现）分析两種状态机的异同和电路描述特点。一、状态机
STI浅结隔離·2023-11-30 04:00
上一页 30 31 32 33 34 35 36 37 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他