E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
视频图像编解码FPGA
【高性能计算】CUDA,OpenCL,
FPGA
加速,MPI
OpenCLOpenCL(OpenComputingLanguage)是一种跨平台的GPU加速技术,由KhronosGroup开发。OpenCL允许开发人员在不同的硬件平台上编写并行计算应用程序。OpenCL使用C语言的子集来编写应用程序,并提供了一组API,可以访问GPU硬件,包括GPU内存,OpenCL核心和OpenCL函数库。OpenCL支持多种硬件平台,包括NVIDIA,AMD和Intel
人工智
·
2023-11-22 07:40
fpga开发
FPGA
UCF约束文件全解
(一)约束的分类:利用
FPGA
进行系统设计常用的约束主要分为3类。(1)时序约束:主要用于规范设计的时序行为,表达设计者期望满足的时序条件,知道综合和布局布线阶段的优化算法等。
老董1
·
2023-11-22 06:32
笔记
MT8735/MTK8735安卓核心板规格参数介绍
此外,它还支持GPS/GLONASS/北斗卫星定位系统,以及多种语音和音频
编解码
器,提供
智物通讯科技
·
2023-11-22 06:41
MT8735
MTK8735
安卓核心板
ZYNQ_project:lcd_pic_400x400
在lcd液晶屏上显示400x400像素的图片,像素信息通过电脑的串口调试助手,发送给
fpga
,存储在例化的双端口ram中,在要显示图像区域,读取ram中的像素信息。
warrior_L_2023
·
2023-11-22 05:58
正点原子领航者7020
fpga开发
第二节 3-8译码器设计实现与相关语法基础
目录前言一、三八译码器基本理论1.3-8译码器框图2.3-8译码器真值表二、
fpga
实现步骤1.设计输入2.功能仿真1.testbench编写2.仿真结果前言1.3-8译码器基本理论2.
fpga
设计实现三八译码器
比鹅盖儿茨·董
·
2023-11-22 04:33
fpga开发
单片机
c语言
北邮22级信通院数电:Verilog-
FPGA
(10)第十周实验 实现移位寄存器74LS595(仿真方法验证)
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客使用
FPGA
青山入墨雨如画
·
2023-11-22 03:48
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电:Verilog-
FPGA
(0)怎么使用modelsim进行仿真?modelsim仿真教程一份请签收~
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客最近很多uu问我怎么用quartus连接的modelsim软件进行仿真,所以这里给大家一个简要教程啦本篇文章以第九周实验:实现寄存器74LS374为例,按步骤讲解使用modelsim进行仿真的全过程,需要的uu
青山入墨雨如画
·
2023-11-22 03:44
北邮22级信通院数电实验
fpga开发
【NI-RIO入门】CompactRIO介绍及环境安装
实时处理器提供可靠,可预测的行为,而
FPGA
在需要高速逻辑和精确定时的较小任务上表现出色。CompactRIO系统由控制器和机箱组成。
東方神山
·
2023-11-22 01:08
labview
CompactRIO
国产高云
FPGA
:纯verilog实现
视频图像
缩放,提供6套Gowin工程源码和技术支持
目录1、前言免责声明2、相关方案推荐国产高云
FPGA
相关方案推荐国产高云
FPGA
基础教程3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条跨时钟FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择
9527华安
·
2023-11-22 01:07
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
高云FPGA
图像缩放
verilog
GOWIN
万字长文解析DDS+FIR滤波器
FPGA
实战(基于VMWare+Ubuntu22+Vivado+Zynq7000@AX7020)
VivadoforLinux环境配置(基于VMWare+Ubuntu22)与DDS+FIR滤波器实战目录Ubuntu22部署与虚拟机必要配置Linux版本比较VMWare共享文件夹配置(※)VMWare网卡配置(可选)VivadoforLinux安装实验概述实验原理直接数字频率合成(DirectDigitalSynthesis,DDS)有限长单位冲激响应(FiniteImpulseResponse
苍月承影
·
2023-11-22 00:27
Zynq7000
fpga开发
信号处理
android 无线视频监控,基于Android平台的无线视频监控①.PDF
,人们对视频监控的要求越来越高.提出了一种基于Android平台的移动音视频监控系统.该系统利用Mediastream2实现流媒体的处理,ORTP实现流媒体的安全可靠传输,以及FFMpeg实现音视频的
编解码
红色号角乐队
·
2023-11-22 00:47
android
无线视频监控
Show, Attend and Read:A Simple and Strong Baseline for Irregular Text Recognition
它由一个31层的ResNet、一个基于LSTM的
编解码
器框架和一个二维的注意模块组成。该方法虽然简单,但具有较强的鲁棒性。它在不规则文本识别基准测试和
瞎了吗
·
2023-11-22 00:14
音视频
编解码
:AAC音频格式笔记
一、了解AAC:AAC是AdvancedAudioCoding简写,即高级音频编码,其压缩后的音质效果比MP3要好,是目前主流的音频压缩格式。AAC单独编码出来的流后缀为aac或者m4a(iPhone等产品)。AAC有两种数据传输格式:ADIF和ADTS。ADIF:整个流数据仅含有一个文件描述头,必须从头的明确定义处开始解析,适合本地播放文件;ADTS:每一个packet都有同步字,可以从流中的任
丽萨的托马斯
·
2023-11-21 23:30
音视频编解码
音视频
音视频编解码
音视频学习(十八)——使用ffmepg实现视音频解码
视频解码初始化视频常用的
编解码
器id定义(以h264和h265为例)//定义在ffmpeg\include\libavcodec\avcodec.hAV_CODEC_ID_H264AV_CODEC_ID_H265
却道天凉_好个秋
·
2023-11-21 22:10
音视频学习
音视频
c++
电力感知边缘计算网关产品设计方案-网关软件架构
边缘计算网关采用ARM定制硬件平台架构,包含上位机端(内网)和
FPGA
网关端(外网)两部分,通过芯片间的高速信号总线实现边缘计算网关工业数据采集、数据实时传输、数据存储、网关状态信息收集等功能。
人生淡然
·
2023-11-21 22:09
电力感知边缘计算网关设计方案
边缘计算
fpga开发
人工智能
多线程原理、线程安全函数和多线程程序需要注意的问题
多线程的主要是需要处理大量的IO操作或者处理的情况需要花大量的时间等等,比如读写文件,网络数据接收,
视频图像
的采集,处理显示保存等操作缓慢的情形和需大幅度的提高性能的程序中使用。
FreedomRoad~
·
2023-11-21 21:59
多线程多进程
FPGA
万花筒系列(二):
FPGA
的技术优势
姓名:张俸玺学号:20012100022学院:竹园三号书院转自https://blog.csdn.net/weixin_43550752/article/details/113496852【嵌牛导读】
FPGA
张俸玺20012100022
·
2023-11-21 20:01
11.条件语句if,switch
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-11-21 16:34
mariadb
条件语句if
switch
MATLAB教程
MATLAB零基础教程
Netty
编解码
器和 handler 的调用机制
8.1基本说明netty的组件设计:Netty的主要组件有Channel、EventLoop、ChannelFuture、ChannelHandler、ChannelPipe等ChannelHandler充当了处理入站和出站数据的应用程序逻辑的容器。例如,实现ChannelInboundHandler接口(或ChannelInboundHandlerAdapter),你就可以接收入站事件和数据,这
笨比乔治
·
2023-11-21 15:47
上位机与下位机通讯方式(转载)
典型设备类型:STM32、51、
FPGA
、ARM等各类可编程芯片。上位机与下位机的关系为了实现以上功能,上位机和下位机都需要单独编程,
纳米机器人geniusNMRobot
·
2023-11-21 15:56
stm32
嵌入式硬件
机器人
【FFmpeg实战】ffmpeg播放器-音视频解码流程
保存了视频文件封装格式相关信息AVInputFormat:每种封装格式,对应一个该结构体AVStream[0]:视频文件中每个视频(音频)流对应一个该结构体AVCodecContext:编码器上下文结构体,保存了视频(音频)
编解码
相关信息
攻城狮百里
·
2023-11-21 13:30
音视频
ffmpeg
音视频
【深度学习】python调用超分Real-ESRGAN
视频也可以,项目地址:https://github.com/xinntao/Real-ESRGAN/tree/master安装python包:basicsr>=1.4.2facexlib>=0.2.5g
fpga
n
XD742971636
·
2023-11-21 13:18
深度学习机器学习
深度学习
python
人工智能
坚持不作恶,谷歌数十名员工集体辞职抗议AI军事合作
硅谷Live/实地探访/热点探秘/深度探讨文章来源:AI前线策划编辑|Natalie撰文|Vincent差不多一个月之前,谷歌宣布与五角大楼合作,进行人工智能军事项目的研究,该项目将利用人工智能解读
视频图像
硅谷密探
·
2023-11-21 10:26
对捕获的视频数据进行H264编码
特点:1)网络亲和性,即可适用于各种传输网络2)高的视频压缩比,当初提出的指标是比H.263,MPEG-4,约为它们的2倍,现在都已基实现;H.264其
编解码
流程帧间和帧内预测(Estimation)变换
HelloBinary
·
2023-11-21 09:01
学习Opencv(蝴蝶书/C++)代码——2.OpenCV初探
简易视频播放器3.1OpenCV检测方向键被按下3.1.1Windows下3.1.2linux下3.1方向键控制视频变化4.简单的变换5.写视频5.1关于写视频时的编码格式5.1.1系统可用的编码格式5.1.2
编解码
器
吨吨不打野
·
2023-11-21 08:48
opencv
#
学习Opencv
学习
opencv
c++
freeswitch使用mod_shout模块播放mp3
默认情况下,freeswitch支持wav文件,也可以直接播放VOIP中常见
编解码
的G711文件、G729文件等,但是对mp3是不支持的。
求真得真
·
2023-11-21 04:41
技术-VOIP
voip
centos
【转】
FPGA
笔试数电部分
转自http://yuqix.blog.51cto.com/979066/2148641:什么是同步逻辑和异步逻辑?(汉王)同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕:同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无
qp314
·
2023-11-20 22:41
Verilog/FPGA
存储
library
编程
工具
工作
signal
FPGA
大公司面试笔试数电部分
FPGA
大公司面试笔试数电部分1:什么是同步逻辑和异步逻辑?(汉王)同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
cuiweitju
·
2023-11-20 22:40
FPGA
FPGA
面试题
1:什么是同步逻辑和异步逻辑?(汉王)同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕:同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化,状态表中的每个状态都是稳定的。异步时序逻辑电路的特点:电路中除可
flower314
·
2023-11-20 22:40
FPGA
面试
存储
工具
library
工作
vector
【
FPGA
】Verilog:实现 RS 触发器 | Flip-Flop | 使用 NOR 的 RS 触发器 | 使用 NAND 的 RS 触发器
目录0x00RS触发器(RSFlip-Flop)0x01实现RS触发器0x02使用NOR的RS触发器0x03使用NAND的RS触发器0x00RS触发器(RSFlip-Flop)触发器(Flip-Flop)是一种带有时钟的二进制存储设备,用于存储0和1的值。只有在时钟信号的边沿转换时,存储的0或1的值才会改变。从1到0的转换称为下降沿触发,而从0到1的转换称为上升沿触发。触发器中存储的值在触发器的输
柠檬叶子C
·
2023-11-20 22:06
fpga开发
Flip-Flop
RS
触发器
m 序列生成电路的
FPGA
实现
本文讨论m序列生成电路的
FPGA
实现方法。
洋洋Young
·
2023-11-20 21:56
fpga开发
国产高云
FPGA
:OV5640图像视频采集系统,提供Gowin工程源码和技术支持
目录1、前言免责声明2、相关方案推荐国产高云
FPGA
相关方案推荐国产高云
FPGA
基础教程3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条VideoFrameBuffer图像缓存DDR3MemoryInterface4
9527华安
·
2023-11-20 21:24
菜鸟FPGA图像处理专题
fpga开发
音视频
高云FPGA
OV5640
Gowin
vivado产生报告阅读分析12-时序报告8
ReportDatasheet“ReportDatasheet”(数据手册报告)命令用于报告系统级集成中使用的
FPGA
操作参数。
cckkppll
·
2023-11-20 21:39
fpga开发
5G+AI输电线路检测解决方案
由于施工外破、采动、偷盗、异物悬挂、山火、鸟类破坏、地质灾害、雨雪天气、树木生长等人为和自然因素,对输电线路的可靠运行存在较大的安全隐患,基于
视频图像
为主的输电线路通道可视化设备得到广泛应用,为线路通道巡检及管控带来极大的方便
星创易联
·
2023-11-20 19:20
AI网关
人工智能
ZYNQ学习笔记:基本介绍
可编程的SoC叫做SoPC,
FPGA
就是这样的可编程配置的片上系统,ZYNQ则是在
FPGA
的基础上又加入了嵌入式系统部分。即ZYNQ=F
zkj12340
·
2023-11-20 16:49
学习
笔记
我的数字IC学习路线
引言很多朋友和我一样也是从
FPGA
转行入到数字IC,所以对数字IC很多知识也不是很清楚,我也一样不清楚,我想把我的数字IC学习路线记录在此,全网也没有博客能如此详细的汇总这条路线并且分享出来,本博主希望开一个第一次
ciscomonkey
·
2023-11-20 16:15
数字IC系列
DFT
DFT
tessent
FPGA
实现直流电机驱动(速度位置控制)
一.简介本篇文章将介绍如何使用
FPGA
实现一个直流有刷电机控制器,主要包括速度控制和角度控制(好像在无刷电机控制中,习惯将其称为环,即速度环和角度环(位置环))。
FPGA之旅
·
2023-11-20 15:45
FPGA
fpga开发
FPGA
驱动eMMC系列(二)-------上电初始化
FPGA
驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述,可惜的是,这部分内容在手册的末尾,约278页,看完前面大部分,可能还是云里雾里。
FPGA之旅
·
2023-11-20 15:15
FPGA
fpga开发
eMMC
FPGA
驱动eMMC系列(三)-----命令的发送与接收
关注微信公众号
FPGA
之旅回复eMMC代码V1获取完整工程,目前支持高速和HS200.HS400有点问题,可能是我PCB的问题。
FPGA
驱动eMMC系列(二)
FPGA之旅
·
2023-11-20 15:15
FPGA
fpga开发
eMMC
FPGA
语法相关知识合集
一.相关概念1.四种结构说明语句2.initial与always的异同点3.task与function的3个不同点4.task的语法结构(定义及调用)5.function的语法结构(定义及调用)6.function的一个必须有和一个必须没有,使用规则7.自动(递归)函数是什么?8.四种用来输出信息的系统任务是?9.$display()的格式?10.$display()输出不定值和高阻值的规则?11
little ur baby
·
2023-11-20 14:44
fpga开发
FPGA
实现平衡小车(文末开源!!)
FPGA
平衡小车一.硬件介绍底板资源:TB6612电机驱动芯片*2MPU6050陀螺仪WS2812RGB彩色灯*4红外接收头ESP-01SWIFI核心板微相A7_LiteArtix-7
FPGA
开发板电机采用的是平衡小车之家的
FPGA之旅
·
2023-11-20 14:40
FPGA
fpga开发
平衡车
PID
【
FPGA
】IP核
一.IP核是什么IP:知识产权,半导体产业中:在ASIC和
FPGA
中定义为预先设计好的电路功能模块。在使用的时候其他用户可以直接调用IP核心。
おもいね
·
2023-11-20 14:50
FPGA
fpga开发
tcp/ip
网络协议
【
FPGA
】Verilog:升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN
目录Ⅰ.理论部分0x00升降计数器(UPDOWNCounter)0x01波纹计数器(RippleCounter)0x02约翰逊计数器(JohnsonCounter)Ⅱ.实践部分0x00实现:升降计数器(4-bit)0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器(UPDOWNCounter)升降计数器(UPDOWNCounter)是一
柠檬叶子C
·
2023-11-20 14:19
fpga开发
VivadoAndTcl: read_verilog
#举例如下read_verilogC:/Data/
FPGA
/TopModule.vread_verilog{C:/Data/
FPGA
/TopModule.vC:/Data/
FPGA
/InitModule.v
Unknown_Fighter
·
2023-11-20 11:56
#
VivadoAndTcl
fpga开发
硬件工程
fpga
FPGA
_IIC代码-正点原子 野火 小梅哥 特权同学对比写法(3)
FPGA
_IIC代码-正点原子野火小梅哥特权同学对比写法(3)工程目的IIC时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介,如表下图所示:IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示
自小吃多
·
2023-11-20 08:16
FPGA
fpga开发
FIR滤波器的MATLAB与
FPGA
的设计实现
FIR滤波器的MATLAB与
FPGA
的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。
凌云望远
·
2023-11-20 05:23
数字IC设计
FPGA
MATLAB
fir matlab
fpga
,基于Matlab和
FPGA
的FIR数字滤波器设计及实现
截位是滤波器设计的关键,此处的处理方法是:14位的输入数据(14b的ADC),18位二进制补码表示的滤波器系数,除去符号位,相乘后小数位是13+17=30,加法运算不改变小数位数。另外系统测试电路板用的是USB总线,USB控制器的数据位宽是16,因而把输出数据截到16位,然后送给FIFO,从而传到计算机。截位用VerilogHDL实现的语句是:assignFIR_out={D_temp[36],D
小漂飞啊
·
2023-11-20 05:53
fir
matlab
fpga
基于
FPGA
的FIR数字滤波器设计
clear;closeallfc=1/4;fs=5/16;%输入给定指标Rp=3;As=60;Fs=2;f=[fc,fs];m=[1,0];%计算remezord函数所需参数f,m,devdev=[(10^(Rp/20
fpga和matlab
·
2023-11-20 05:48
★MATLAB算法仿真经验
★FPGA项目经验
fir滤波器
基于
FPGA
的有限脉冲响应(FIR)数字滤波器设计与实现(使用Matlab)
基于
FPGA
的有限脉冲响应(FIR)数字滤波器设计与实现(使用Matlab)引言:有限脉冲响应(FIR)数字滤波器在信号处理中起着重要作用。
心之执着
·
2023-11-20 05:15
fpga开发
matlab
开发语言
Matlab
北邮22级信通院数电:Verilog-
FPGA
(10)第十周实验 实现移位寄存器74LS595
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register(inputclk,DS,OE,MR,inputwireST_CP,outp
青山入墨雨如画
·
2023-11-20 04:41
北邮22级信通院数电实验
fpga开发
上一页
35
36
37
38
39
40
41
42
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他