视频图像编解码FPGA

阿里云服务器架构x86、GPU、ARM、裸金属和超级计算集群说明

X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、超级计算集群有什么区别？
aliyunbaike·2023-07-13 15:00

蓝迪哥教你：嵌入式linux内核裁剪的具体过程和方法

前言还是说说在深圳近20年研发的感言：在深圳你会迷茫，因为你学得好多，LINUX,FPGA，ARM,RISC-V等嵌入式都要会，主要的原因是这个社会变化快，你不知道哪个行业说没有就没有研发了，所以我们只能活到老学到老
landyjzlai·2023-06-24 12:24

【深度学习】多头注意力机制详解

而多头注意力则可理解为将输入的特征值拆分成更加细碎的小块，对每一小块赋值一个单独的可训练权重参数，然后共用同一个隐藏层输出结果，每个头并不能看作是一个完整独立的编解码架构而单独运算。
zcongfly·2023-06-24 09:51

FPGA时序约束--实战篇（读懂Vivado时序报告）

目录一、新建工程二、时序报告分析1、打开时序报告界面2、时序报告界面介绍3、时序路径分析三、总结FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求
FPGA狂飙·2023-06-24 06:03

AVS3支持下的8K内容生产和传输应用实践

博雅睿视团队深度参与AVS3标准制定，开发的8KAVS3实时、离线编解码设备有力支持了我国8K超高清视频产业的落地和推广。
LiveVideoStack_·2023-06-24 04:51

FPGA_学习_09_PWM呼吸灯

如果你需要用FPGA去实现三相电机的控制，PWM这一关是绕不过的。好在PWM的基本原理是比较简单的。所以原理部分本文就略过，本文基于PWM实现呼吸灯。
江湖上都叫我秋博·2023-06-24 00:04

FPGA_学习_11_IP核_RAM_乒乓操作

参考：FPGA中的乒乓操作思想_fpga中乒乓操作的原因_小林家的龙小年的博客-CSDN博客何为乒乓操作_fanyuandrj的博客-CSDN博客以下是本人理解：乒乓操作可以实现低速模块处理高速数据，这种处理方式可以实现数据的串并转换
江湖上都叫我秋博·2023-06-24 00:04

FPGA_学习_12_IP核_FIFO

FIFO(FristInputFristOutput)，即先入先出，也是一种存储器，一般做数据缓冲。FIFO和RAM的共同点在于都能存储数据、都有控制写和读的信号;不同点在于FIFO没有地址，所以不能任意指定读取某一个数据，数据只能按照数据输入的顺序输出，即先入先出，并且读写可以同时进行。如果数据把FIFO的深度写满了，数据将不能再进去，也不会覆盖原有的数据;读FIFO的数据也只能读一遍，读完一遍
江湖上都叫我秋博·2023-06-24 00:04

FPGA_学习_10_IP核_PLL

下面按照截图路径打开这个veo文件，学习如何在FPGA程序中例化IP核（有点像C++你创建了一个类，然后你实例化一个）。
江湖上都叫我秋博·2023-06-24 00:03

ffmpeg api使用--封装格式转换

只是单纯的封装格式转换，不涉及音视频编解码，若wav转mp3，会出现意想不到的错误，因为wav中的音频编码可能为pcm，但是mp3需要mp3编码格式，所以会出错；若wav中的音频为mp3，这是转换则正常
音视频开发老舅·2023-06-23 23:59

Camera之android8.0以上HIDL与C++数据类型转换(三十)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-06-23 21:07

RN调用原生视图填坑记录

例如相机、音视频编解码、数据库等重业务功能使用RreactNative官方支持
捉影T_T900·2023-06-23 21:25

09 FPGA—利用状态机实现可乐售卖机（附代码）

1.理论FPGA是并行执行的，如果我们想要处理具有前后顺序的事件，就需要引入状态机。举个例子，将人看成FPGA,我们可以在散步的时候听歌和聊天这是并行执行的，但一天的行程安排却是以时间段前后执行的。
咖啡0糖·2023-06-23 21:45

FPGA—可乐机拓展训练题（状态机）

题目：以可乐机为背景，一瓶可乐的价格还是2.5元。用按键控制投币（加入按键消抖功能），可以投0.5元硬币和1元硬币，投入0.5元后亮一个灯，投入1元后亮2个灯，投入1.5元后亮3个灯，投入2元后亮4个灯，如果投币后10s不再继续进行投币操作则可乐机回到初始状态。投入2.5元后出可乐不找零，此时led灯实现单向流水操作，流水10s后自动停止；投入3元后出可乐找零，此时led灯实现双向流水操作，流水1
咖啡0糖·2023-06-23 21:45

11 FPGA数码管显示 (动、静都有)附代码

1.理论1.1显示原理由上图数码管接线可知数码管LED灯的所有阳级（正极）接公共端，故该数码管为共阳数码管。这六位数码管段阴级（负极）都并联，在阳极都给高电平的同时阴极拉低，数码管就会被点亮。数码管显示有分为静态显示和动态显示，静态显示特点是在同一时间上所有位显示是相同的数值，显示单一无法满足更多的需求。往往使用更加更多的是动态显示，程序设计会更加复杂。动态显示可以实现六位数码管上内容都不一样比如
咖啡0糖·2023-06-23 21:14

04FPGA组合逻辑—多路选择器（二选一）

多路选择器是FPGA内部的一个基本资源，主要用于内部信号的选通。2.实操实验目标：设计并实现2选1多路选择器，功能是通过选通控制信号S确定选通A路或B路作为信号输出。当
咖啡0糖·2023-06-23 21:14

FPGA_数码管显示UART串口接收的数据

实验目标：通过电脑调试助手向FPGA的UART串口接收模块发送数据，然后数据可以稳定显示在数码管上。实验目的:练习UART串口模块和数码管的使用。
咖啡0糖·2023-06-23 21:14

【FPGA】Verilog：时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash高达100MHz的内部时钟速度存储器：2MbitSRAMN25Q064ASPIFlash（样图旧款为N25Q032A）通用IO：Switch：x8LED：x16Button：x5DIP：x8通用扩
流继承·2023-06-23 18:34

双通道1553b板卡

、RS422/485单功能、多功能选择；1、2、3、4通道选择完全遵守MIL-STD-1553B/GJB289A-97协议规范每通道为A、B双冗余通道支持直接耦合方式和变压器间接耦合方式基于1553BFPGAIP
weixin_43549463·2023-06-23 17:09

双通道1553b板卡

、RS422/485单功能、多功能选择；1、2、3、4通道选择完全遵守MIL-STD-1553B/GJB289A-97协议规范每通道为A、B双冗余通道支持直接耦合方式和变压器间接耦合方式基于1553BFPGAIP
weixin_43549463·2023-06-23 17:09

Verilog学习（1）：概念，模块，数据类型，运算符表达式

目标FPGAHHH环境配置quartusⅡhttps://www.bilibili.com/read/cv6688454vscode中编写代码：https://zhuanlan.zhihu.com/p/
AI路漫漫·2023-06-23 14:01

如何构建一个交易系统

系统框架：Axon内存数据库&cep：Ignite（esper）外部内存数据库：redis内部队列：disrupter外部队列：kafka(rocketmq)编解码：sbe（protostuff）通讯基础
未央xx·2023-06-23 09:54

嵌入FPGA的国产通用MCU，如何使用？

这四款芯片对应的MCU型号如下图所列：AGM32MCUSoCAGM32MCU定制芯片（含FPGA2K逻辑）AG32VF103RCT6（64pin）*MaxSpeed：168MHzSoCAG32VA101RC
闲情土致1973·2023-06-23 07:32

RISCV Reader笔记_1 RISCV的意义

不仅支持从微控制器到高性能计算机的各种处理器，兼容各种编程语言，还适应FPGAASIC等所有实现技术，稳定……计算机体系结构为了在指令集更新的时候保持其向后兼容性，传统做法是增量ISA，新处理器要实现新的
灰海宽松·2023-06-23 06:28

朱安江试验任务配置

同理新增属性humidity、batteryimage.png4.同理再建服务smoke属性concentration,服务lightsensor属性lightness最后点击导出profile保存5.点击编解码插
安酱_b801·2023-06-23 05:40

xilinx FPGA的远程更新（动态加载）详解（Using a Microprocessor to Configure 7 Series FPGAs）

目录1概述2参考文件3远程更新思路4MIC配置FPGA的模式4.1slaveserialmode情况4.2slaveselectMAPmode情况5FPGA配置时序**5.1****serial****
风中月隐·2023-06-23 03:00

详解vivado网表文件DCP文件的封装生成、使用与注意事项

2DCP文件简介DCP文件是vivado独有的一种相当于fpga设计中的hdl源文件的加密压缩文件。
风中月隐·2023-06-23 03:30

MicroBlaze Processor hello world实验

MicroBlazeProcessorhelloworld实验实验目的搭建microblaze工程，通过串口打印helloworld，了解microblaze的使用，加深对FPGA硬件和软件开发的理解。
weixin_45090728·2023-06-23 01:06

一种基于FPGA的雷达综合显示模块技术方案

以FPGA为核心，开发设计具有多路图像/视频采集、处理、传输、显示等功能的嵌入式视频模块。
zhongxon·2023-06-22 20:18

【FPGA】译码器、计数器及数码管显示

写在前面万万没想到最后去了FPGA岗位，但是FPGA只在研一学过，确实忘得差不多了，因此从头把东西过亿边这是某本书上的第一章节，感觉写的还是挺不错的，大概看了一下让我回想起很多知识，个人感觉比较适合学习了
STATEABC·2023-06-22 20:45

FPGA相关名词解释

最近在看FPGA，之后要在FPGA上做神经网络的优化什么的。以后不懂的名词解释，都会加到这里来。
光年xd·2023-06-22 19:20

【文献阅读】[非线性模块]NPE: An FPGA-based Overlay Processor for Natural Language

题目：NPE:AnFPGA-basedOverlayProcessorforNaturalLanguage时间：2021会议/期刊：研究机构：UCLALeiHeNPE:AnFPGA-basedOverlayProcessorforNaturalLanguageAbstract
feimla·2023-06-22 17:38

MIPI DSI LLP介绍（十二）：FPGA

MIPIDSILLP介绍（十二）：FPGA随着现代电子产品的不断发展，以及人们对高清晰度显示器和高速传输技术的需求，MIPIDSI(MobileIndustryProcessorInterfaceDisplaySerialInterface
code_welike·2023-06-22 16:55

Flutter学习记录——16.JSON编解码的使用

文章目录1.JSON编解码用法详解2.JSON解编码优化3.JSON自动序列化解码4.总结在实际开发中，经常使用到数据交换格式，如：JSON或XML。
赈川·2023-06-22 11:37

Verilog基础之八、多路选择器实现

一、前言选择器在FPGA中是基础的组成部分，英文全称为Multiplexer，为一个多输入单输出的结构。
知识充实人生·2023-06-22 09:34

Java实现加密（五）Base64编码

ASCII码转Base64（字节数%3==0）2.ASCII码转Base64（字节数%3==2）3.ASCII码转Base64（字节数%3==1）4.UTF-8转Base64四、Java实现Base64编解码
ACGkaka_·2023-06-22 04:16

Java 调用ffmpeg 实现视频编辑

它包含了非常先进的音频/视频编解码库libavcodec，为了保证高可移植性和编解码质量，libavcodec里很多code都是从头开发的。2.1实现格式转换功能该方法就设置了一个入参，即文件路径。
ChrisitineTX·2023-06-22 04:03

【Hive实战】Hive治理方向探讨（请留意见）

治理项治理临时性质的表控制分区表的分区数量和分区层级限制建表时使用的存储格式表或分区记录的location对应的HDFS路径实际不存在表级路径应是分区路径的前缀内部表使用非内部表路径外部表使用内部表路径表的属性个数异常按时间维度规整表附录分析语句识别分区数识别分区层级存储相关编解码信息存储路径表属性分区属性附录
顧棟·2023-06-22 03:10

XILINX 7系列FPGA普通IO与差分IO

  《XilinxFPGA开发宝典》目录1，概述2，IO说明3，总结1，概述    本文介绍XILINX7系列FPGA普通IO和差分IO的识别方法与注意事项。
月小妖·2023-06-22 03:34

XILINX 4种7系列FPGA的特点与应用场景详解

  《XilinxFPGA开发宝典》目录1，概述2，性能成本分析3，性能提升方法4，总结1，概述    7系列FPGA包括Spartan-7，Artix-7，Kintex-7和Virtex-73类，分别简称为
月小妖·2023-06-22 03:34

XILINX 7系列FPGA封装兼容原则及同封装替换注意问题

  《电子元器件高级指南》目录1，概述2，封装兼容原则3，注意问题4，总结1，概述    XILINX7系列的FPGA同封装的元器件一般都是可以兼容的，在一定程度上可以做到PINTOPIN的替换，本文介绍
月小妖·2023-06-22 03:34

XILINX 7系列FPGA封装之芯片常见封装技术详解

  《XilinxFPGA开发指南》目录1，概述2，常用封装技术2.1，Wire-bondchip-scale2.2，Wire-bondfine-pitch2.3，Flip-chiplidless2.4
月小妖·2023-06-22 03:33

【软件安装精品文章收录】电子工程类软件安装包&软件安装教程&软件使用教程&软件使用&书籍&小妖收录

电子工程类软件安装精品文章目录（建议收藏）1，收录说明1.1,收录目的1.2,收录原则2，IC3，PCB4，系统5，项目管理6，MCU7，FPGA8，小工具9，感谢自荐作者1，收录说明1.1,收录目的    
月小妖·2023-06-22 03:33

数字电路基础---组合逻辑

目录数字电路基础---组合逻辑1、简介2、实验任务3、程序设计4、仿真验证数字电路基础---组合逻辑FPGA或者IC内部的逻辑一般包括组合逻辑和时序逻辑，组合逻辑一般指的是一些门电路或者选择器、比较器一起组成的逻辑
OliverH-yishuihan·2023-06-21 22:11

Xilinx FPGA JTAG to AXI Master tcl指令超次数后无法显示问题记录

使用Jtag转AXIIP核模拟PC端的控制指令时，当tcl指令过多时，vivado中会报信息：“Message'Labtoolstcl44-481'appears100timesandfurtherinstancesofthemessageswillbedisabled.usethetclcommandset_msg_configtochangethecurrentsettings”此时vivad
扣脑壳的FPGAer·2023-06-21 22:22

Linux安装Xilinx USB Blaster设备的方法

发现FPGA板卡接上USBBlaster后无法在Linux的Vivado中opentarget，通过以下方法安装挂载USBBlater驱动后，可以正常在Linux电脑上使用Vivado：找到Vivado2023.1
扣脑壳的FPGAer·2023-06-21 22:22

AXI仿真之AXI Chip2Chip

最近工作涉及到FPGA片间通信功能，针对低带宽、低速访问的配置和状态寄存器，选择LVDS接口进行通信。
扣脑壳的FPGAer·2023-06-21 22:21

Zynq CAN控制器：FPGA中的控制器

ZynqCAN控制器：FPGA中的控制器Zynq是赛灵思公司推出的一款基于ARMCortex-A9架构的SOC芯片，具有集成的FPGA和处理器系统，从而实现了高度的可编程性和灵活性。
python&matlab·2023-06-21 21:34

Vivado时序约束TCL命令——获取引脚（get_pins）在FPGA设计中起着重要作用。本文将为大家详细介绍get_pins命令的语法和使用方法。

Vivado时序约束TCL命令——获取引脚（get_pins）在FPGA设计中起着重要作用。本文将为大家详细介绍get_pins命令的语法和使用方法。
python&matlab·2023-06-21 21:04

【C语言学习】带参宏定义（一）

先看一个带参宏的例子：image也即：#defineFPGA_WRITE(data_out,base_addr,offset)\((((volatileuint32*)base_addr)[(offset
学以解忧·2023-06-21 20:25
上一页 93 94 95 96 97 98 99 100 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他