重温FPGA

55【反思】培养每周检视的习惯（重温叶武滨时间管理）

前言：大家好，我是小寒。时间管理100讲就是一座宝藏，随着每天的转述的推进，越来也发现这100讲的价值太大了。我每天会先围绕本节音频先写我自己的原创，再附上叶老师的时间管理100讲内容。对于100讲，我会根据自己的理解把音频的大概内容做一个分解，文中斜体字为引用的音频内容（斜体字中的“我”指易效能创始人叶武滨老师）。这一节叶老师主要讲述了培养多时间维度的反思习惯。周检视是我目前一直没有做好的一个习
今晨慕寒·2024-08-25 02:34

速度与激情7：最深情怀，完美谢幕

图片发自App再一次重温了速7，一直坚信它是《速度与激情》系列中最好看的一部，也许因为是保罗沃克的谢幕之作吧。
舞力对决723·2024-08-24 09:50

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

小汤同学

今天早上默写词语时默到了“灯笼”这个词语，我就把昨天元宵节学校里的丰富多彩的主题庆祝活动跟孩子们一起重温了一下。我津津有味地讲到了各个年级不同的庆元宵的活动。
向日葵xsj·2024-08-23 19:25

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

人世间值得|2023年7月复盘和2023年8月计划

小强升职记》体验·突破✓增强仪式感的幸福感*和爸妈团一起金湖看荷花休闲·娱乐✓有意识地看经典剧目✓每周1部电影*和团看电影《穿靴子的猫》、《年兽大作战》*电影院一家三口看《长安三万里》*因台风杜苏芮登陆，重温电视剧
美艳部落光荣·2024-08-22 23:39

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

《陈情令》蓝湛为什么没有早一点告诉魏魏无羡，思追就是阿苑？

属于《陈情令》的夏天已经过去，但《陈情令》的他们却依然存在，最近忍不住又去重温一遍这部剧，这次重温发现，原来这部剧有很多的细节都被我忽略掉了，现在回头再看才找到原因。
静静喝糖水·2024-08-22 16:36

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

鼓励自己篇

最近感觉日子过得忒不舒心，到昨天晚上我在重温《人性的弱点》这本书时，意识到我最近可能是很久没有开心的笑过了。于是我开始解剖自己让我觉得不舒心的原因最常见的就是工作问题导致的经济问题跟不上。
柚子少年·2024-08-22 10:20

2023-06-27

牢记领袖嘱托感悟右玉精神汲取奋进力量  省委常委班子赴右玉开展学习交流研讨  蓝佛安主持并讲话韩长赋到会指导  6月1日，省委书记蓝佛安，主题教育中央第三指导组组长韩长赋，省委副书记、省长金湘军等领导同志到右玉精神展览馆重温了习近平总书记对右玉精神的重要指示批示精神
宗歌·2024-08-22 08:40

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

五一假日于书中神游奢华旅行——重温《放自己一年梦想假——李欣频的奢华极乐之旅》

在《放自己一年梦想假》这本书中，李欣频介绍了她经历过的12场奢华极乐之旅。这每一场旅行都可谓各有各的奢华，而我们作为读者，只要花二三十块钱和一点看书的时间就可以和李欣频一起神游。在这个五一假期，便可以来一次虚拟的奢华极乐之旅。欣频老师在前言里写了她为什么会在2012年每个月为自己安排一场“不让金钱和时间限制梦想”的奢华享受。曾经，2012年被说成是世界末日，虽然那只是玛雅历26000年周期的结束和
R小法师R·2024-03-26 16:28

3.29重温《胭脂扣》（来咸阳开标）

如梦如幻月，若即若离花。如花和十二少，他们在最美的年纪遇见对方，爱入骨髓，不顾一切。可是她是头牌，他是大家公子。爱入骨髓又怎样？到底没有走到一起。如果生不能在一起，那就一起去另一个世界，永远在一起。只是，一个到了，等了五十三年；一个未到，在尘世恓惶生存，挨日子。哪个更悲哀呢？多情必伤，情深不寿。浮生一梦，深情于某个人不如深情于这个世界的一花一木，一粥一饭，一首歌，一杯茶。晚安！图片发自App图片发
七月紫苏·2024-03-26 13:05

风光正好，一路“黔”行 ——遵义红色文化之行

通过这次革命传统教育，我重温了历史、缅怀了先烈、重温了入党誓词，体味了娄山关战役的悲壮、也为“四渡赤水”拍手叫绝。
红魂立德·2024-03-26 09:06

悟空本事练成记，跟吴承恩学写小说系列之二

点击上方“俊斋说书”，关注后重温经典名著小故事，记得分享噢！导读：孙少不自量力，试图用全新的视角解读西游，是从小说的行文逻辑和做人做事的启示等方面入手的。今天我们来谈谈《西游记》第二回的读书心得。
孙老师的教育观·2024-03-26 08:29

不负韶华，享受生命每一天

线下2天学习，重温高能要事，练习日历、清单2款工具。
92d3e090ae76·2024-03-24 18:31

2019-06-19，龙门石窟

这次主要带某人去，并重温一下龙门石窟群佛的雄伟壮观。今天走的依然很多，下午回酒店。因为昨天酒店房间的事情，今天换了个房间，新房间不错很舒服。但是我似乎好像有些感冒了。
大梦斋·2024-03-24 11:50

新学期，新开始

这两天和孩子们一起回顾了他们精彩的暑假生活，和他们发新书，重温上课、下课的规则等。
zhangshoulan·2024-03-17 03:11

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

flink重温笔记（十五）： flinkSQL 顶层 API ——实时数据流转化为SQL表的操作

Flink学习笔记前言：今天是学习flink的第15天啦！学习了flinkSQL基础入门，主要是解决大数据领域数据处理采用表的方式，而不是写复杂代码逻辑，学会了如何初始化环境，鹅湖将流数据转化为表数据，以及如何查询表数据，结合自己实验猜想和代码实践，总结了很多自己的理解和想法，希望和大家多多交流！Tips："分享是快乐的源泉，在我的博客里，不仅有知识的海洋，还有满满的正能量加持，快来和我一起分享这
那就学有所成吧(˵¯͒¯͒˵)·2024-03-13 09:32

书评：锦批《名人传》（十七）

最近几年的颓废生活，使他感到筋疲力尽般的紧张之后，去重温“无邪的，诗意的，快乐的，美妙的时期”的幼年生活，追寻“温良的，善感的，富于情爱的童心”，于他自另有一番甜蜜的滋味。
如风_c247·2024-03-13 07:03

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

重温最初的钢铁侠

今年是漫威的十年，在漫威十年的纪念照上，钢铁侠小罗伯特·唐尼与漫威老板凯文·费奇坐在最中心的位置上。漫威有那么多英雄，钢铁侠为什么可以站在C位呢？有人说：铁侠拯救了世界？不，钢铁侠拯救了漫威。图片发自App1996年漫画行业不景气，98年漫威破产重组，迫不得已卖掉了许多英雄版权，如耳熟能详的《蜘蛛侠》、《X战警》等。2007年，漫威公司经营惨淡，濒临破产。他们决定，做一场最后的豪赌：举债5亿美元，
苏晓简·2024-03-10 22:05

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

人生就像一盒巧克力，你永远不知道下一颗是什么味道

最近想快速改变的愿望特别强烈，34岁，目前还是一事无成，今年马上就要结束了，回头想想这么多年，我真的没有一件事是做的有点成绩的，于是我又重温了一遍《阿甘正传》，试图希望从电影里获得一些启发。
舒心桐UP·2024-03-02 15:51

重温童年的游戏

我捧起梁夏的《透明的夏天》再次走进去，跟随作者的文字，重温童年时光的单纯美好。小时候的时光，除了上学就是玩耍，和现在的孩子比起来，那是幸福的比蜜甜啊！
了然心间·2024-03-02 00:38

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

鉴往开来，从党史中汲取前进动力

学习党史，不仅是重温党发展历程，更要结合党的十八大以来党和国家事业取得历史性成就、发生历史性变革的进程，继承和发扬宝贵的精神遗产，鉴往开来、更好前进。
楷行知·2024-02-23 23:56

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

6部电影，让恋人重温初恋，让单身人士拥抱温暖，让表白的人有招有式！

今年情人节你打算怎么过？和另一半一起过节？“哎，又不知道该去哪该干嘛”表白？“不敢说出口啊，要是被拒绝了怎么办？”还是一个人？“单身狗没有春天，只有春节。”别这么丧！如果你正犯愁，不如看部电影吧！在电影里找回初恋的感觉，找到表白招式，找到温暖和善意！和你分享这6部电影，让你过好情人节~推荐给有伴的你！1、《与君相恋100次》听这个名字就很心动了。这部电影讲的是男主长谷川陆在心爱的女生日向葵海意外去
_巫巫欣·2024-02-20 20:54

“回首百年峥嵘路，青年奋进正当时”——青年心向党，共创新时代

为了重温青年的光辉事迹，学习楷模的理想信念，并将青年的故事传播给大众。2022年8月10日，中国矿业大学化工学院“同路人”巡讲团开展了线下理论宣讲活动。
21刘家豪·2024-02-20 19:54

长大后才发现的那些动漫里“隐秘的角落”

-延时拍摄-time-lapsephotography第20篇现在的人总喜欢时不时怀念过去，冒着暴露年龄的危险，通过重温以前的电视剧来感慨逝去的青春。
易旅图·2024-02-20 18:12

2021-08-16

走访老党员，重温革命路——山东建筑大学机电工程学院青春光华筑梦队走访张皮村党员为进一步学习深化党史教育，传承中国共产党员的革命精神。
田守赫·2024-02-20 17:49

健康

看来，亲身体验得到的经验，仍然要时常保温，重温；不然稍不注意，又会被忽略了。
福份10000·2024-02-20 15:14

重温雷锋日记，传承雷锋精神

让我们一起来重温雷锋日记，传承雷锋精神。“人的生命是有限的，可是，为人民服务是无限的，我要把有限的生命，投入到无限的为人民服务之中去。”——《雷锋日记》“不经历风雨，长不成大树；不受百炼，难以成钢。”
路有西东·2024-02-20 14:33

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他