锁相环

10G以太网

10g以太网系统框图时钟PCS/PMA接收外部差分参考时钟(156.25MHz),经过内部锁相环输出coreclk（156.25MHz）,从而驱动整个系统工作数据发送:用户在156.25MHz时钟下，通过
Bohai0525·2023-06-15 06:38

PLL锁相环的一部分--鉴频鉴相器

鉴频鉴相器作为锁相环的一部分也是有相对应的独立芯片.鉴频鉴相器芯片主要有以下几种：LM565/LM565C鉴频鉴相器芯片XR2211CP鉴频鉴相器芯片NE567比较器、鉴频、鉴相ICMC1496/LM1496
走错路的程序员·2023-06-13 17:52

S32K324芯片学习笔记-Clock

时钟时钟输出概述其他时钟整体框图时钟源芯片时钟源芯片输入时钟芯片输出时钟FIRC快速内部RC振荡器待机模式下的FIRC_CLK行为SIRC慢速内部RC振荡器待机模式下的SIRC行为FXOSC快速外部晶振慢速外部晶振PLL锁相环配置
赞哥哥s·2023-06-11 19:40

通信原理简答题

4．锁相环路与自动频率控制电路实现稳频功能时，哪种性能优越？为什么？5.小信号谐振放大器与谐振功率放大器的主要区别是什么？1．通信系统由哪些部分组成？各组成部分的作用
Karry D·2023-06-10 09:51

STM32实战项目：HAL_RCC_OscConfig中程序卡死问题解决办法

STM32CUBEIDESTM32F405VG现象复现项目中一个是IAP程序，另一个是APP程序，两个程序都是使用STM32CubeIDE生成，当程序跳转到APP中并且执行到函数SystemClock_Config中的时候，在初始化锁相环调用
觉皇嵌入式·2023-04-21 16:18

ASEMI代理ADAU1979WBCPZ原装ADI车规级ADAU1979WBCPZ

ADAU1979WBCPZ品牌：ADI/亚德诺封装：LFCSP-40批号：2023+安装类型：表面贴装型引脚数量：40类型：车规级芯片ADAU1979WBCPZ特征四个4.5Vrms（典型）差分输入用于主时钟的片上锁相环
ASEMI99·2023-04-18 14:09

硬件原理图设计规范（二）

对于FPGA中的锁相环、RAM、乘法器、DSP单元、CPU核等资源，经过精确预算，允许使用到100%。
newzhpfree·2023-04-11 21:34

时间放大器——简介与基本硬件结构

锁相环（PLL）领域：稳定电路中振荡频率，比如两个时钟的相位有偏差，经
Kimho-emo·2023-04-09 15:27

第4课【STM32的时钟】时钟 时钟源 内外部时钟 高低速时钟

时钟有什么作用时钟源HSE外部高速时钟HSI内部高速时钟LSE外部低速时钟LSI内部低速时钟PLL锁相环主要时钟和其他时钟主要时钟其他时钟配置系统时钟实验基本知识框架Xmind文件下载基本知识框架课堂笔记时钟什么是时钟
PORKWOTONLEE·2023-04-09 14:50

UWB硬件设计相关内容

频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)PLL环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个PLL都需要外部环路滤波
3561cc5dc1b0·2023-04-08 19:03

电压控制振荡器 (VCO) 的基础知识及其选型和使用

此外，还有锁相环(PLL)：这种电路使用控制系统来改变振荡器的频率和/或相位，以匹配输入参考信号的频率/相位。
嵌入式资讯精选·2023-04-07 19:13

PLL锁相环简介

PLL锁相环锁相环能够实现什么功能？
风吹梧桐的果子·2023-04-07 19:13

TDC综述(一)——基于FPGA的TDC概述

此外，全数字锁相环（PLL）、频率发生器、光检测和测距（激光雷达）系统等应用要求每秒多次测量，以提高其可靠性。因此，在现代TDC体系结构中，不仅要提高TDC的分辨率，而且要提高TDC的线性和采样率。
Arist9612·2023-04-07 17:07

UltraScale新架构FPGA中MGT参考时钟的共享问题

每个GTYBANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QU
iostream.h·2023-04-05 03:39

FPGA引脚功能说明与分析

器件所有的GND引脚应该连接到板子地GNDA：PLL锁相环的地，需要
蘑菇传奇·2023-04-04 14:42

FPGA自学之路13(pll锁相环ip核)

pll锁相环ip核可以理解成一个封好的黑盒，通入基础时钟信号，可以输出各种时钟信号，可以实现任意分频，相位，调整占空比的功能。这里pll锁相环输出的时钟信号是要经过全局时钟网络的，是不存在延时的。
木每花鹿·2023-04-04 14:37

quartus利用锁相环产生时钟_基于FPGA的高速时钟数据恢复电路的实现

0引言时钟数据恢复电路是高速收发器的核心模块,而高速收发器是通信系统中的关键部分。随着光纤在通信中的应用,信道可以承载的通信速率已经可以达到GHz,从而使得接收端的接收速率成为限制通信速率的主要瓶颈。因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。目前时钟数据恢复电路主要是模拟IC和数字IC,其频率已经可以达到几十GHz。而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量
edgarcheang·2023-04-04 14:34

FPGA:PLL(锁相环)使用

打开添加IP的界面，即那个IPCatalog输入clock查找PLL这个IP核，即那个ClockingWizard。配置相应信息，在这个界面可以配置相应的要输出的时钟频率和相位等信息，这里配置为输出100MHZ。调用PLL模块`timescale1ns/1ns////Company://Engineer:////CreateDate:09/23/202002:52:12PM//DesignName
飞天土豆·2023-04-04 13:20

FPGA学习之路(五)之锁相环倍频(PLL)探究

写在前面今天时间还早QAQ，继续研究研究FPGA的锁相环倍频(PLL)。
董程森·2023-04-04 13:48

FPGA学习 PLL锁相环

一、CMT（时钟管理单元）在学习PLL锁相环之前，我们要先了解CMT（clockmanagementtile）以Xilinx7系列FPGA为例（ZYNQ系列中PL端结构与7系列相同）CMT（时钟管理单元
开局一根电烙铁d·2023-04-04 13:12

FPGA实验 - 锁相环调用

锁相环（PLL）片内时钟管理单元PLL：用来统一整合时钟信号。优点很大范围内实现任意大小的分频和倍频。有效减小时钟发生部分的代码量。利用全局时钟树，较高的时钟管理效率。
江南小作坊·2023-04-04 13:54

国产易灵思FPGA的PLL用法集锦

一.PLL简介PLL是一种反馈控制电路，Phase-LockedLoop，简称锁相环。其特点是，利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
FPGA技术联盟·2023-04-03 13:58

Arduino UNO驱动 Si3531A三通道时钟信号发生器

三通道时钟信号发生器Si3531A模块简介模块引脚定义ArduinoUNO与模块接线测试代码实验结果Si3531A模块简介Si3531A是一个IIC接口可编程时钟信号频率发生器，能够替代晶振、晶体振荡器、压控振荡器、锁相环
优信电子·2023-03-30 23:47

iTop4412 uboot-2019.2移植之时钟管理（六）

一、部件介绍PLL(锁相环)：时钟信号通常由晶振提供，但面对多变的时钟需求，无法定制晶振，因此可以利用锁相环将晶振时钟信号进行放大，并且数值可通过参数确定。
simexce·2023-03-18 21:12

UWB硬件设计相关内容

频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)PLL环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个PLL都需要外部环路滤波
3561cc5dc1b0·2023-03-17 04:32

IP核学习笔记

IP核：PLLPLL的基本工作原理倍频分频PPL锁相环IP核的设置设置界面：第一板块设置界面：第二板块前言什么是IP核？
話缘羽弈·2023-03-11 07:42

LoNg wAy tO Go

教科书上讲的都应该会，包括分离元件和运放的信号放大，滤波，波形产生，稳压电源，逻辑化简，基本触发器，基本计数器、寄存器，脉冲产生和整形，ADC、DAC，锁相环等。
weixin_30429201·2023-03-10 11:04

电子硬件工程师需要掌握的内容

教科书上讲的都应该会，包括分离元件和运放的信号放大，滤波，波形产生，稳压电源，逻辑化简，基本触发器，基本计数器、寄存器，脉冲产生和整形，ADC、DAC，锁相环等。
warm朵朵·2023-03-10 11:24

电子硬件工程师要求掌握的东西（转载）

教科书上讲的都应该会，包括分离元件和运放的信号放大，滤波，波形产生，稳压电源，逻辑化简，基本触发器，基本计数器、寄存器，脉冲产生和整形，ADC、DAC，锁相环等。
史蒂芬森steven·2023-03-10 11:22

通信算法之112：载波同步及comm.CarrierSynchronizer

1.2.载波同步是基于锁相环技术使本地获取和载波同频同相的参考信号，用来解调信号。载波同步就是对本地参考信号进行频率和相位偏差的补偿，进而实现本地参考信号和载波信号同频同相。
leeshao12·2023-02-25 07:00

UWB硬件设计相关内容

频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)PLL环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个PLL都需要外部环路滤波
公众号嵌入式与Linux那些事·2023-02-06 20:39

单相锁相环。 采用simlink仿真嵌C语言实现锁相环，整个仿 单相锁相环

单相锁相环。采用simlink仿真嵌C语言实现锁相环，整个仿单相锁相环。采用simlink仿真嵌C语言实现锁相环，整个仿真没有一个模块，只有C需要写的锁相环函数。
「已注销」·2023-01-22 08:19

Single_Phase_SFT_VS_SOGI_PLL：基于MATLAB Simulink的SFT与SOGI单相锁相环仿真模型

Single_Phase_SFT_VS_SOGI_PLL：基于MATLABSimulink的SFT与SOGI单相锁相环仿真模型。
「已注销」·2023-01-21 09:14

Simulink 自动代码生成电机控制：非线性磁链观测器

目录电机方程电压方程磁链方程定义状态变量和输出变量非线性观测器方程电角度的计算--锁相环锁相环调参电机方程电压方程磁链方程定义状态变量和输出变量非线性观测器方程在对反电势进行积分获得磁链的过程中，最担心的就是直流偏置或积分漂移
卡洛斯伊·2023-01-17 10:00

MATLAB/Simulink 永磁同步电机启动(I/F控制) 中高速运行（滑模观测器控制/磁链观测器）

MATLAB/Simulink永磁同步电机启动(I/F控制)中高速运行（滑模观测器控制/磁链观测器）运行模式间切换方案设计性能要求，价格等方面请加好友卡尔曼滤波器加锁相环ID:1628564485704566696Elaine
「已注销」·2023-01-17 10:29

数模混合仿真

SPICE广泛应用在仿真模拟电路（例如运放OpAmp，能隙基准稳压电源BandgapReference，数模/模数转换AD/DA等），混合信号电路（例如锁相环PLL，存储器SRAM/dRAM，高速输入/
Carol0630·2023-01-12 11:29

STC16f40k128——时钟系统

系统时钟有四种：内部高精度IRC、内部32KHz的IRC、外部晶振和内部锁相环输出时钟。掉电模式下所有时钟源关闭。具体通过时钟控制选择
今天美美吃饭啦·2023-01-06 11:27

基于gardner环的定时同步matlab仿真

目录1.算法概述2.仿真效果3.MATLAB仿真源码1.算法概述在系统设计中Gardner锁相环位于Costas载波同步锁相环之后,主要由四部分组成:内插器、时钟误差提取模块、环路滤波器以及控制器模块。
Simuworld·2023-01-01 11:34

VGA控制代码编写

其中时钟生成模块可以用PLL锁相环二分频产生25MHz的VGA时钟信号，图像生成模块可以根据自己要显示的图形编写，顶层模块就是将前三个模块汇
去哪啊到二仙桥·2022-12-30 00:57

PC偏振控制器、锁模激光器技术、AOM声光调制器、相位噪声、锁相环、光耦合器类型

1、PC偏振控制器（1）什么叫做偏振光？polarizedlight光是一种电磁波，电磁波是横波，它具有偏振性，具有偏振性的光则称为偏振光。具体体现：振动的方向和光前进的方向构成了振动面对于一般光源发出来的光（自然光），他的振动面不是固定在一个方向，而是在各各方向均匀分布，把自然光透过偏振片，偏振片有一个偏振化方向，偏振片能让平行于偏振化方向的振动通过，垂直的都被滤掉（吸收掉）了，然后透过偏振片的
佳雨菜菜子·2022-12-28 21:55

**STM32F103ZET6单片机内部资源**

(1)2.0V~3.6V电源和IO电压(2)上电复位，掉电复位和可编程的电压监控(3)强大的时钟系统4-16MHZ的外部告诉晶振内部8MHZ的告诉RC振荡器内部40KHZ低速RC振荡器，看门狗时钟内部锁相环
SupremeNO.1·2022-12-19 16:35

imx6ull ccm时钟体系

首先我们来看一下时钟管理系统：IMX6ULL有7个锁相环电路，它们的输入时钟信号称为源时钟信号，可通过寄存器选择，通常为XTAL
risc_luck·2022-12-17 16:01

MATLB/Simulink仿真平台直流微电网并网运行控制策略 包括风机（MPPT）、光伏（MPPT）、蓄电池

MATLB/Simulink仿真平台直流微电网并网运行控制策略包括风机（MPPT）、光伏（MPPT）、蓄电池、直流负载、交流负载、并网逆变器及电网并网逆变器采用电流下垂控制，锁相环、风机和光伏MPPT自建
「已注销」·2022-12-17 11:15

DDR4时序标准规范(二)

DDR4时序标准规范编码模式寄存器(MRx)模式寄存器0(MR0)CAS延迟测试模式TM写恢复(WR)/读预充DLL(延时锁相环)复位模式寄存器1(MR1)DLL(延时锁相环)使能/禁用ODTRTT（标称
阿妹有点甜·2022-12-17 09:15

fpga实操训练（锁相环pll）

联系信箱：[email protected]】锁相环pll是fpga区别于stm32、soc很重要的一个特征。通常来说，输入的晶振一般是25m、50m这样的，不一定能满足功能的开发。
嵌入式-老费·2022-12-15 15:07

【Vivado】clock ip核的使用

2、简介专业词汇解释：PLL(PhaseLockedLoop)：为锁相回路或锁相环，
想学fpga的小猪同学·2022-12-15 08:10

锁相环初探 ——一定要看小结哦！！！

前言工程实训，无意间问老师什么是锁相环？结果被骂回来。惨啊！自己探索出来的，有什么纰漏，还望见谅。一、锁相环是什么？
有个男孩叫芦苇·2022-12-11 01:08

FIR滤波器matlab实现；三种滤波器比较。

%《锁相环技术原理及FPGA实现-杜勇》第100页。
全村的希望7·2022-12-10 08:54

FPGA学习笔记（十）IP核之PLL锁相环的学习总结

系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真
贾saisai·2022-12-09 11:21

Software Phase Locked Loop Design——锁相环软件设计

SoftwarePhaseLockedLoopDesign——锁相环软件设计1Introduction——介绍电网的相角对于像光伏逆变器这样向电网输送能量的设备的运行是十分重要的信息。
一夏天的风·2022-11-30 10:49
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他