一、创建工程1、CreateProject2、填写工程名和路径3、选择创建RTL工程4、选择使用的芯片型号或开发板型号5、完成二、添加一个设计文件1、AddSource2、添加设计文件3、完成后，可以添加输入、输出引脚，也可以忽略后下一步添加4、打开.v文件，编辑默认的字体比较小，可以通过以下方法进行修改编写内容：做一个简单的测试moduletest(inputa,inputb,output[5:

ubuntu虚拟机vivado2017.4ALINXxilinx_platform_cable_usblockedbyanotherhw_server使用ubuntu虚拟机安装2017.4，使用ALINXJTAG

non-module的问题，排除自己的模块写错的可能性，会出现以下报错信息：如果点addsource后发现生成的模块分配到的是non-module，那么很有可能遇到和我一样的问题，我使用的版本是vivado2017.4

这几天在搞VIVADO开发环境下的PCIE学习，一点心得小结。1、首先建立对应的PCIE工程，流程都差不多，进行相应的IP核配置后就可以生成工程。网上有很多资料可参考，在此不赘述；详细可参考：https://blog.csdn.net/wordwarwordwar/article/details/72590295?locationNum=7&fps=1本人选择的是StandardBusInterf

最近开始学习FPGA及其编程，使用的工具是vivado2017.4，在下面我就vivado2017.4的使用写了这篇文章。

写在前面参考文章：https://www.cnblogs.com/kingstacker/p/11508111.html软件版本：Vivado2017.4封装生成.edf，.edif文件1建立工程设置顶层模块将需要封装的模块设置为顶层模块

vivado2019.1sdx套件链接：https://pan.baidu.com/s/1ymRpUa2UYTFuafEChA0-ZQ提取码：cd4p复制这段内容后打开百度网盘手机App，操作更方便哦vivado2018.3sdx套件链接：https://pan.baidu.com/s/1Oj04NJA_vh4rcffPb9ySeg提取码：r6bn复制这段内容后打开百度网盘手机App，操作更方便哦

姓名：司刘学2017.4·2公司：宁波华丰光仪零件厂宁波盛和塾《六项精进》224期学员，利他二组学员【日精进打卡第20天］【知～学习】1.

2号晚饭时，钦吃得开心。我说：“王老师说要谢谢你，感谢你努力准时到校。”钦：“嗯，我早去还可以和王老师聊谈会儿心。”我：“一起上课的阿姨说有一个时光表帮助了她的儿子准时到校，很有用，为了帮助你养成好习惯，你看，要不我们也做一个？”“好啊！”厨房一收拾完，钦就问：“妈妈，你说的那个时光表？”“就来。”我一边回应一边打开手机迅速看一下课堂上的照片。于是开始做草稿，我按照课堂上学做表的的步骤在纸上比划，

图片发自App2017.4月初，翻遍了各种旅行App

使用说明操作环境：Windows7/1064bit；XilinxVivado2017.4。

——2017.4

软件版本：Vivado2017.4IP核版本：7SeriesFPGAsTransceiversWizard(3.6)FPGA：xc7vx690tfft1927实现功能：四路光纤数据接收，由于GTXIP核的参数由建核时完成

tool工具中选择编译仿真模型，然后选择器件进行编译，最后用生成的modelsim.ini去替换modelsim目录下的相同文件，但这种方法有一个很大的缺点就是modelsim版本绑定，比如vivado2017.4

其实讲的最清楚的应该是官方教程：https://docs.unity3d.com/2017.4/Documentation/Manual/AssetBundles-Workflow.html以下写个例子

2invaliduseofundefinedtype'volatilestructsc_ctr_info'描述解决方法问题3程序运行时不断回到main从头开始运行描述问题原因问题4卡死在Xil_Assert描述问题原因断言使用场景问题5FreeRTOS修改configure.h开发环境Vivado2017.4Wind

一台没有联网的pc需要安装vivado2017.4出现了vc++2015运行库安装失败，提示“无法建立到信任根颁发机构的证书链。

2017.4.前天（星期一）上午满课，中午睡觉，晚上呢七点钟开会，然后还有营销大赛的答辩，我开完会就已经九点多了，然后再去A3203看大家答辩。回寝室已经很晚了。

版本信息：WIN7，VMware12，Ubuntu16.04.1_64bit虚拟机的安装要满足Xilinx的官方文件UG1144（2017.4版）的要求：•Minimumworkstationrequirements

目录1，更换apt-get源2，安装petalinux的依赖库3，修改/bin/sh4，安装petalinux2017.4已经在上一篇中成功安装了Ubuntu16.04.1，终于可以开始安装petalinux

2018.1.25遇见的开始“鬼知道我经历了什么……”也许是每一个生完娃母亲的内心独白，2017.4—2018.1熬过春夏秋冬，体验了m-l-xl-xxl-xxxl-84kg，工作变动、学历提升、学习培训

day2Ubuntu安装vivado2017.04附设置全局变量安装好Ubuntu之后，建立共享文件夹，在虚拟机设置中》选项》共享文件夹建立好共享文件夹之后，把vivado2017.4复制进改文件夹中（

1.打开vivado，新建项目（选择对应的芯片型号）2.添加源文件，编写RTL代码`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate:2019/03/2914:03:40//Desi

因为项目需要开始接触Xilinx公司的SDx2017.4开发工具，然后尝试着一键生成SD卡的启动文件，具体步骤如下：一、准备工作1、下载SDSoC2017.4安装文件并安装成功https://www.xilinx.com

CH02基于ZYNQ的嵌入式LINUX移植1.1概述实验环境：Windows10专业版Vmwareworkstation14.1.1Ubuntu16.04.3XilinxSDx2017.4实验内容：很多人问我怎么不用

1.1概述实验环境：Windows10专业版Vmwareworkstation14.1.1Ubuntu16.04.3XilinxSDx2017.4实验内容：国内Windows系统盛行，普通使用者或者是开发人员都喜欢用

写在前面：注意：在前篇中所用的工具都是2015.2，从这篇开始将使用2017.4进行操作。

.参考文档《pg074-aurora-64b66b》《ug476_7Series_GTX_GTH_Transceivers》3.Aurora64B/66Bip设置本例程使用环境：编译环境：vivado2017.4

百度盘：https://pan.baidu.com/s/1ayyGV8p2zbO0Nxnybgv-DQurh2包括：00.vivado2017.4安装.pdf01.vivado下LED流水灯实验及仿真.

1.u-boot移植u-boot源码包准备开发者可以从xilinx的github源码库中下载各个版本的u-boot，这里选择版本为u-boot-xlnx-xilinx-v2017.4.zip,将源码包拷贝至虚拟机环境下

开发板环境：vivado2017.4，开发板型号xc7z010clg400-1，这个工程主要读取SD卡里的图片使用hdmi来进行显示链接：https://pan.baidu.com/s/1QkbI0J-A_DJdUKwZKBMDDg

开发板环境：vivado2017.4，开发板型号xc7z020clg400-1，这里主要在两个不同的cpu上跑不同的程序，cpu0跑hello_world工程cpu1跑一个led不断闪烁的程序，并且两个程序能同时运行

开发板环境：vivado2017.4，开发板型号xc7z010clg400-1，这个工程主要是进行eth测试链接：https://pan.baidu.com/s/1dUm68xhKjobq1C6st9Zn3A

参考：https://www.xilinx.com/support/answers/70148.html******XilinxProgramFlash******ProgramFlashv2017.3(64-bit)****SWBuild2018833onWedOct419:58:22MDT2017**Copyright1986-2017Xilinx,Inc.AllRightsReserved.

仿真环境win1064bitvivado2017.4modelsim功能介绍IP架构模块分解介绍RegisterModule包含AXI-CDMA的控制及状态寄存器，接口AXI-lite，寄存器列表如下：

目录：一、建立工程并生成SDK二、SDK使用测试程序三、具体的代码说明：平台：黑金社区的ZYNQ-7010开发软件：vivedo2017.4一、建立工程并生成SDK建立工程：然后下一步，给工程去个名字随便取下

开机自启，串口打印错误信息Nosoundcardsfound.Waitingforrootdevice/dev/mmcblk0p2...mmc0:Problemswitchingcardintohigh-speedmode!mmc0:newSDHCcardataddress0001mmcblk0:mmc0:0001SD7.39GiBmmcblk0:p1p2EXT4-fs(mmcblk0p2):co

安装的pycharm版本：2017.4操作系统：ubuntu18.04LTS步骤1：在官网下载安装包https://www.jetbrains.com/pycharm/download/#section

要做无线通信，必定会接触到傅里叶变换，要做傅里叶变换肯定会接触到IFFT变换，它将傅里叶变换的乘法和加法次数极大的缩减，而且在xilinx的IP中有关于IFFT的核，直接调用它可以缩短开发流程。下面开始讲解vivado关于IFFT的IP核运用步骤：1.要运用IP首先的明白几个参数1).配置通道参数（s_config_valid/s_config_data/s_config_ready)s_conf

软件环境：vivado2017.4硬件平台：XC7Z035在上一篇的基础上，这篇主要说下LINUX这边巨型帧（JUMBOFRAME）9K的包怎么跑通。

软件环境：vivado2017.4硬件平台：XC7Z020因为ZYNQ系列是PL+PS架构的，PL不用多说，有时钟就启动，但是PS这边就不同了，尤其是预装Linux系统的情况下，通常系统启动完毕到进入控制台

软件环境：vivado2017.4硬件平台：XC7Z020内部结构大概如图所示，PL这边跟上节中断配置的基本一样，其实主要还是在SDK程序这边。

软件环境：vivado2017.4硬件平台：XC7Z020之前的【JokerのZYNQ7020】UART这篇文章，只是解决了zynq7020在sdk下串口的简单收发功能，当时就发现了一些问题，还专门用红字标出来了

软件环境：vivado2017.4硬件平台：XC7Z020由图中可见，中断大体分为三类，包括SGI(软件中断)、PPI(私有中断)、SPI(共享中断)。每个CPU均有16个SGI(软件中断)，如下图。

11CvUL05o2NTRqN4PpnFG5Q提取码:n82vvivado2018.2百度网盘链接:https://pan.baidu.com/s/1nSrHvpa31ZhUKcZtSdLv1A密码:wdpivivado2017.4

vivado不同于ISE的设计模式，vivado提供了以IP为中心的设计流程，可以帮助设计者快速的将自己的设计和算法转换成可重用的IP。IP设计流程：一、创建用于创建IP的工程按照这个链接创建即可，下一步对这个工程封装成一个IP核，然后其他的工程调用这个自定义的ip核https://blog.csdn.net/kenjianqi1647/article/details/84821462二、设置定制

连不上板子，经过如处处理才解决：1：根据https://blog.csdn.net/qq_41782582/article/details/89503893只不过我的电脑是win7，所以Vivado\2017.4

[Common17-180]Spawnfailed:Nosuchfileordirectory使用Vivadov2017.4(64-bit)版本时，不知道什么原因忽然出现了以上图片中的错误，在查找了一些网上的留言之后

vivado2017.4的基本入门1.1软件界面1.1.1建立项目打开界面，快速开始->创建项目点击NEXT，进入下一界面输入文件名称和保存路径，默认对勾，建议命名加语言后缀，比如：_Verilog输入工程名称

本章作为入门教程的第一章，偏重于整个工程的搭建，让大家能够快速点亮ZCU102上的流水灯，原理部分不做详解；开发环境：**Vivado2017.4VivadoSDK**1.硬件环境搭建step1.启动vivado2