E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Bram
【辟谣】K32协议并不会失效
推文下有人询问关于K25或K32文件的问题,
Bram
并没有直接回答。
Chia中国社区
·
2021-05-12 11:38
Chia
区块链
数字货币
比特币
bram
love
我记得丰子凯曾经说过一段话“走正确的路,放无心的手,结有道之朋,断无义之友,饮清净之茶,戒色花之酒,开方便之门,闭是非之口。”特别适合90后浮躁并且孤傲的我们。要么敢爱敢恨快意人生,要么没心没肺扮傻到底,别让自己活成了那种懂得很多道理却也过不好这一生的人。:我这辈子真的不想结婚01微博上一直有个热门话题,叫做“余生不用你指教了,我自己瞎过吧”,下面有很多评论,其中最高赞是“手机不好玩还是零食不好吃
程么么
·
2021-04-18 04:18
vivado xilinx IOB = true的使用
xilinxFPGA的资源一般指IOB,CLB,
BRAM
,DCM,DSP五种资源。其中IOB就是input/outputblock,完成不同电气特性下对输入输出信号的的驱动和匹配要求。
yundanfengqing_nuc
·
2021-03-10 11:31
FPGA开发笔记(三)外部DDR3添加与QSPI Flash烧写
之前系统microblaze使用的是本地存储
BRAM
,空间有限,因此添加外部存储系统DDR3;QSPIFlash将程序固化到开发板上,使开发板每次重启时自动烧写程序新建工程—选择artya7开发板—创建
一颗修行千年的葱
·
2020-12-30 22:59
FPGA开发
FPGA IOB
寄存器跟通信有关的设计中多会用到,今天查了相关资料,总结如下:首先了解一下fpga的芯片内部结构:一个fpga主要是由可编程输入输出单元(图中的IOB模块),可编程逻辑单元(CLB模块),块RAM(图中的
BRAM
恋天的风
·
2020-09-10 18:49
FPGA
卷积函数的FPGA实现(九)WBRAM的重新实现
前期工作:ZynqNet解析(七)实现于
BRAM
上的Cachehttps://blog.csdn.net/weixin_36474809/article/details/83860624卷积函数的FPGA
祥瑞Coding
·
2020-08-24 17:15
FPGA
机器学习
c/c++
ZynqNet解析(七)实现于
BRAM
上的Cache
背景:我们需要仿照ZynqNet的模式构造卷积的IPcore用于FPGA的优化。目的:搞懂zynqNet的cache的实现。相关内容:ZynqNet解析(六)内存的实现https://blog.csdn.net/weixin_36474809/article/details/83409853MTCNN(十)构建卷积IPcorehttps://blog.csdn.net/weixin_3647480
祥瑞Coding
·
2020-08-24 17:44
FPGA
机器学习
c/c++
zynqNet
卷积函数的FPGA实现(一)编写卷积IPcore的
BRAM
实现
背景:我们将MTCNN的卷积改为了zynqNet需要的嵌套的for循环形式,并且相对看懂了相应的zyqnNet的c代码,现在我们可以直接将卷积模块单独拆分出来构建一个IPcore。目的:构建卷积的IPcoreZynqNet解析(四)FPGA端程序解析https://blog.csdn.net/weixin_36474809/article/details/82683399ZynqNet解析(五)具
祥瑞Coding
·
2020-08-24 17:43
FPGA
机器学习
c/c++
目标检测
MTCNN
FPGA基础知识(六)UG586 Mermoy Interface Solutions内存接口的生成与使用
背景:FPGA的片上
BRAM
内存较少,难以实现大量的存储。DDR的内存较多,若可直接用FPGA调用则可以实现很多东西。目的:运用MIG调用DDR相关文档学习。
祥瑞Coding
·
2020-08-24 17:40
FPGA
FPGA基础知识
xilinx pl330 DMA驱动访问
bram
#include#include#include#include#include#include#include#include#include#include#include#include#include#defineDEVICE_NAME"dma_test"unsignedchardmatest_major;staticstructclass*dmatest_class;structdma_
五指镜
·
2020-08-23 19:52
卷积函数的FPGA实现(八)IPcore的
BRAM
尺寸及加入偏置和ReLU
一、最终
BRAM
尺寸的确定1.1IBRAM//calculateparametersaboutIBRAMprintf("inWidth=%d,in_ChannelNum=%d\n",inWidth,inChanNum
祥瑞Coding
·
2020-08-22 23:28
FPGA
机器学习
JSON.parse 比 Object 字面量语法更快
写在前面原文地址:https://www.
bram
.us/2019/11/25/faster-javascript-apps-with-json-parse/原文中包含油管视频,有梯子并且英文好的可以直接点开链接观看
littleLyon
·
2020-08-22 13:32
前端
浏览器
json
前端性能优化
前端性能
FPGA学习之vivado双口RAM IP核
一般的原则是,较大的存储应用,建议用
bram
;零星的小ram,一般就用dram。vivado的双口RAM的IP核是
B_AKING
·
2020-08-22 11:45
FPGA学习总结
Xilinx FPGA功耗评估(笔记)
功耗包括静态功耗和动态功耗动态功耗的动态部分(易操作)动态功耗的静态部分静态功耗,降低功耗,电压和功耗关系P(staic)=V^3P(dynamic)=V^2静态功耗是三极管漏电流静态功耗跟温度有关系芯片规模下,静态功耗小IO功耗比较小,
BRAM
请叫我小菜鸡先生
·
2020-08-20 00:14
FPGA
【FPGA】賽灵思FIFO内核的配置
关于FIFO常用的内核有几个细节,1.关于DRAM和
BRAM
的区别在上篇转的文章里说过了,2.还有一个就是关于异步FIFO需满和需空的问题:参考http://xilinx.eetop.cn/viewthread
Facalon_
·
2020-08-16 01:28
FPGA
OV7670摄像采集图像在VGA上显示的分析和实现,精确到每个时钟,每行代码。
OV7670使用RGB565模式,30FPS,采集分辨率为640X480,保存在ZYNQ7芯片7Z020的内部
BRAM
。
mcupro
·
2020-08-15 11:22
FPGA
ZYNQ7
OV7670
VERILOG
ZYNQ7
vivado生成
BRAM
ROM表
在vivado下使用
bram
的文章很多,这里我想用的
bram
作为ROM使用。在zc702开发板上实现。
Tiger-Li
·
2020-08-15 10:16
HLS数组优化——数组分割
数组接口对于数组可以通过RESOURCE指令来告诉VivadoHLS当前的数组采用什么类型的memory来实现(如分布式的reg、LUTRAM或
BRAM
、ROM或FIFO)以及RAM是采用单端口还是双端口
rrr2
·
2020-08-15 10:04
HLS
Vim,一个开放源代码的文本编辑器(转)
0268dc26fd9c725c23dae68d797935f3/作者:BramMoolenaar翻译:slimzhao开放源码的自由软件-VIM的主创者在本文中讲述了vim的开发内幕和发展方向.同时提出慈善软件的概念并解释了
Bram
weixin_34168880
·
2020-08-13 21:46
开发工具
FPGA芯片的资源组成介绍——以Xilinx的7系列为例
目录1.主要的资源是configurablelogicblock(CLB)与布线资源2.存储资源BlockRAM:
BRAM
3.运算单元DSP48E14.IOBanks:IOBs5.Mixed-ModeClockManager
king阿金
·
2020-08-08 19:32
Verilog设计基础
经验与经典电路
xilinx FPGA
BRAM
学习笔记
芯片型号:XC7A100T摄像头型号:OV5640采用分辨率:320*240
BRAM
类型:singledualportbram要做的事情是VGA显示器显示摄像头数据方案是先通过FPGA逻辑把读取到的摄像头数据放到
不解不惑
·
2020-08-08 19:36
FPGA
FPGA学习日记-逻辑设计(
BRAM
、FIFO、DDR)
文章目录简介FPGA逻辑设计1.
BRAM
资源使用1.BRAMBRAMIP核使用2.FIFOFIFOIP核使用手撸FIFO代码2.常见接口协议1.DDRDDR3IP核使用。
木兮梓淅伏所伊
·
2020-08-08 11:54
FPGA
卷积函数的FPGA实现(二)卷积的相乘累加单元的实现
背景:已经实现了卷积操作的权重与数据从DRAM到
BRAM
上软件的仿真。现在需要实现处理单元的实现。目的:编写卷积IPcore的处理单元。
祥瑞Coding
·
2020-08-05 15:14
FPGA
机器学习
c/c++
目标检测
MTCNN
HLS 方法综合
改善时延ARRAY_PARTITION解决
BRAM
瓶颈问题INLIN
rrr2
·
2020-08-05 13:48
HLS
BRAM
和DSP间的纠缠(一) ---Vivado高效设计案例分享
Xilinx公司的FPGA中不仅有“成吨”的逻辑资源(slice),另外存储器、I/O、时钟和集成式IP资源也非常丰富,笔者在设计中经常使用BlockRAM(
BRAM
)、DSP资源,灵活运用
BRAM
和DSP
Tiger-Li
·
2020-08-05 13:19
一个简单的用户接口转axi lite接口读写
BRAM
的例子
首先借用开源的axi_master模块,首先我用XHDL工具把VHDL转成了Verilog,并将其打包成了IP,名为axi_lite_master_vlog_v1_0。用户侧handshake接口如下所示,依次表示:写请求,读请求,写完成,读完成,写数据,写地址,读数据,读地址。当然要注意一下接口方向。axilitemaster端接口如下所示:axilitemaster端的读写地址输出有如下加法操
请叫我冻冻
·
2020-08-05 13:52
FPGA
verilog
axi
lite
FPGA 实现
bram
(block RAM)
modulemem(inputclk,inputen,inputwe,input[5:0]addr,input[16-1:0]dout);reg[16-1:0]mem[63:0];always@(posedgeclk)if(en&we)mem[addr]<=din;//读入always@(posedgeclk)if(en)//读请求dout<=mem[addr];//读出(延迟一个时钟输出)end
谢娘蓝桥
·
2020-08-04 22:11
FPGA
ZYNQ笔记(一)
软核处理器和硬核处理器的区别也很明显,软核处理器主要通过FPGA片内的LUT、
BRAM
等设计资源实现的,比如xilinx公司提供的MicroBlaze软核;而硬核处理器就不一样了,是使用硅片上专门的单元实现一个处理器
JOY_shiyue
·
2020-08-03 22:18
FPGA series # FPGA内部资源
可编程输入输出单元IOB(InputOutputBlock)可配置逻辑块CLB(ConfigurableLogicBlock)布线资源(内部连线Interconnect)数字时钟管理模块(DCM)嵌入式块RAM(
BRAM
Florence_0
·
2020-08-02 15:59
FPGA
FPGA实践教程(五)PS用MIG调用DDR
背景:FPGA的片上
BRAM
空间较少,难以实现大量的存储。DDR的内存空间较多,若作为globalmemory将能实现很多问题。
祥瑞Coding
·
2020-07-29 06:02
FPGA
FPGA实践教程
FPGA综合常见报错
PHYonly报criticalwarning:[Memdata28-204]TheBRAMinstance*/inst/u_ddr3_mem_intfc/u_ddr_cal_riu/mcs0/lmb_
bram
_I
wenyuan7
·
2020-07-29 05:10
FPGA综合
VIVADO 4.CDMA的使用
本次实验测试CDMA来在ddr与
bram
之间搬运数据。1.Vivado工程CDMA上同时连接了四个
BRAM
。
馍加馒头
·
2020-07-14 17:10
cdma
zynq
vivado
sdk
从vivado 2013.4到vivado 2015.2的搬迁笔记
在2013.4中,blockramIP核如果用户在blockdesign中修改了配置参数,比如从初识的单口
BRAM
改成了双口RAM,在关闭工程再打开bloskdesign时,这个IP的实例又变回了初始的样子
凌霄阁
·
2020-07-14 14:46
FPGA
Vivado中xilinx_
BRAM
IP核使用
Vivado2017.2中
BRAM
版本为BlockMemoryGeneratorSpecificFeatures8.3BRAMIP核包括有5种类型:Single-portRAM单端口RAMSimpleDual-portRAM
asd741853
·
2020-07-14 07:39
Vivado(2017.1)中 除法 IP核的配置与使用
添加除法IP核的方法和之前的
BRAM
方法相同,在IPCatalog→MathFunctions→DividerGenerator。
XXQ121
·
2020-07-14 06:03
Vivado
自协商SGMII_IP核例化篇
SharedLogicQ0模块接口后端IP核例化核配置Q1模块接口顶层模块异步FIFO自协商总结前言本篇主要介绍该IP核的“使用”,和实际项目工程,为下一篇的设计和板上调试做做准备工作,这个“使用”可不像
BRAM
chenniangu7653
·
2020-07-10 16:23
ZYNQ linux下AXI_
BRAM
的使用方法,PS与PL端数据交互
1、AXI总线、AXI接口、AXI协议总线是一组传输通道,是各种逻辑器件构成的传输数据的通道;接口是一种连接标准,又常被称为物理接口;协议是数据传输的规则。PS与PL连接方式主要是通过AXI总线进行的。ZYNQ上的总线协议有AXI4,AXI4-Lite,AXI4-Stream三种总线协议。而PS与PL之间的接口(AXI-GP、AXI-HP、AXI-ACP)只支持AXI4与AXI4-Lite这两种总
yohe12
·
2020-07-06 11:31
ZYNQ学习
zyqn PS端向PL端的片上RAM读写数据
参考博客:https://blog.csdn.net/rzjmpb/article/details/50365915在我的E:\vivado_program\ps_to_pl_
bram
1工程中为:在SDK
yanxiaopan
·
2020-07-06 10:01
zynq7000
DSP EMIF 与FPGA 双口
BRAM
为实现DSP与FPGA之间实现交换数据,通常采用DSP的EMIF外部存储器借口与FPGA片内的
BRAM
,
BRAM
采用双口
BRAM
,一个端口给DSPEMIF接口,另一个端口给FPGA片内逻辑。
yanglong890124
·
2020-07-06 10:20
FPGA
DSP
vivado中coe与mif的区别与联系
前几天折腾zynq下
bram
作为rom使用,初始化rom时需要用到.coe文件,但在vivado中“generateoutputproducts”后,还会生成.mif文件,下面看一下两个文件的内容。.
长弓的坚持
·
2020-07-06 07:06
FPGA开发
Zynq开发
zynq-7z035实现PS对PL端的
BRAM
的读写实验
0、参考资料原子哥网站的一些教学pdf1、实验任务通过PS的串口,向PS发送数据,PS将收到的数据给PL并且写入到
BRAM
中,然后同时,也能够读取
BRAM
中的数据返回到串口中。
没有水杯和雨伞的工科男
·
2020-07-06 03:10
zynq
第十二章 ZYNQ-MIZ702 PS读写PL端
BRAM
本篇文章目的是使用BlockMemory进行PS和PL的数据交互或者数据共享,通过zynqPS端的MasterGP0端口向
BRAM
写数据,然后再通过PS端的MaterGP1把数据读出来,将结果打印输出到串口终端显示
weixin_30687051
·
2020-07-05 21:06
第十一章 ZYNQ-MIZ701 PS读写PL端
BRAM
本篇文章目的是使用BlockMemory进行PS和PL的数据交互或者数据共享,通过zynqPS端的MasterGP0端口向
BRAM
写数据,然后再通过PS端的MaterGP1把数据读出来,将结果打印输出到串口终端显示
weixin_30300523
·
2020-07-05 20:31
BitTorrent协议规范(BitTorrent Protocol Specification)系列之B编码(Bencoding)-第一部分
Bram
的协议规范网站http://www.bittorrent.com/protocol.html简要地叙述了此协议,在部分范围缺少详细的行为阐述。该文档使用清楚明确的措辞书写,
wangpingfang
·
2020-07-05 19:17
P2P技术
(六)Zedboard上面实现DDR3的读写操作和
BRAM
的使用
ZYNQ的每一个
BRAM
36KB,7020的
BRAM
有140个(4.9M),7030有265个(9.3M),7045有545个(19.2M)。每一个
BRAM
都有两个共享数据的独立端口,当然
wahahaguolinaiyou
·
2020-07-05 19:49
zedboard
ZYNQ+Vivado2015.2系列(十一)
BRAM
的使用——PS与PL交互数据,及其与DRAM(Distributed RAM)的区别
ZYNQ的每一个
BRAM
36KB,7020的
BRAM
有140个(4.9M),7030有265个(9.3M),7045有545个(19.2M)。
ChuanjieZhu
·
2020-07-05 18:22
ZYNQ
Xilinx zynq-7000 SOC 设计导论
但是在PL中就可以通过LUT、DSP和
BRAM
等资源并行运算,大大提高运行效率
541板哥
·
2020-07-05 16:24
Xilinx
zynq-7000
xilinx FPGA 内部RAM学习笔记
FPGA内部包含
BRAM
和DRAMBRAM:blockRAM块RAM需要内存比较大的时候使用;DRAM:distributionRAM分布式RAM需要零星内存时使用。
不解不惑
·
2020-07-05 03:51
FPGA
BitTorrent协议规范
Bram
的协议规范网站http://www.bittorrent.com/protocol.html简要地叙述了此协议,在部分范围缺少详细的行为阐述。该文档使用清楚明确的措辞书写,
在读中大
·
2020-07-04 18:48
【zynq】vivado sdk没有自动生成驱动
点击ModifythisBSP‘sSettings可以看到,新加入的axi_
bram
的驱动是none。
@darcy
·
2020-07-04 15:01
zynq
上一页
1
2
3
4
5
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他