CLK

FPGA基础之锁存器与触发器的设计

一、锁存器首先设计锁存器的时候应该清楚什么是锁存器，锁存器其实是对电平信号敏感的，一定信号是电平敏感的，和时钟边沿clk无关。
七水_SevenFormer·2020-09-13 05:48

有关单片机串口通信的原理性问题讲解

传输距离远；应用场合较多；缺点：数据传输效率慢2、并行：有几位数据，在几根线上发送出去，一个时钟周期可以完成一组数据的采样优点：数据传输速率快缺点：抗高频干扰能力弱；传输距离近；占用硬件资源多；3、同步：即有CLK
吉大一菜鸡·2020-09-13 04:40

【 Verilog 】always@（）的敏感源中为什么不能双边沿触发？为什么不能双时钟触发？

如下：moduleFreq_divide(inputclk,inputrst_n,outputregclk_divide);wireclk_reverse;assignclk_reverse=~clk;
李锐博恩·2020-09-13 04:03

'compile' step failed with error(s) while executing 初学者的问题

;regclk;regz;reg[15:0]din;wire[15:0]dout;wire[15:0]dinout;integeri;bidirec_datauut(.din(din),.z(z),.clk
是这耀眼的瞬间·2020-09-13 04:31

verilog呼吸灯代码

我自己也是迷迷糊糊的，参考链接：https://www.cnblogs.com/hechengfei/p/4106538.html第一版moduleled(LED,CLK);outputregLED=1
高鹏123·2020-09-13 04:29

vivado错误[Synth 8-27] use of clock signal in expression not supported

说明有状态不明的情况出现，说明ifelse没有把所有现象包含进去或者是直接赋值的时候对于被赋值的那个值可能会出现上升沿或者下降沿不确定的情况，对于后者可以使用ifelse解决或者直接clk？1:0。
Azad_Walden·2020-09-13 04:24

mstar 平台内核i2c总线介绍

硬件连接i2c0连接如下i2c0也即给DCDC使用的一组总线，主要是调整cpu核心电压，该总线不允许用户挂载其它设备对应的clk，data是芯片pin脚是E6，F6i2c1的连接如下对应的clk，data
Alex.Ke·2020-09-13 01:36

PAT-B1026题解

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数
马上有人鱼线的bao160·2020-09-13 01:20

仿12306铁路客服服务中心登录验证码效果

铁路客服服务中心*{margin:0;padding:0;}.clk-img{position:absolute;width:24px!important;height:24px!
zhangge3663·2020-09-12 18:59

4.9 循环前缀和加窗处理

的时序图可以看出，ram在读取上一帧时钟的同时，开始写下一个帧；添加16个前缀：（一组数据的后面16个）加窗：输出的输入的64个数据；moduleCP_ADDER(CP_INR,CP_INI,CP_ND,CP_CLK
xl@666·2020-09-12 14:11

FPGA编码风格

2.使用有意义的信号名、端口名、函数名和参数名3.信号名长度不要太长4.对于时钟信号使用clk作为信号名，如果设计中存在多个时钟，使用clk作为时钟信号的前缀5.对于来自同一驱动源的信号在不同的子模块中采用相同的名字
black111111111111·2020-09-12 13:53

（1）STM32使用HAL库操作GPIO

staticvoidMX_GPIO_Init(void){GPIO_InitTypeDefGPIO_InitStruct;/*GPIOPortsClockEnable*/__HAL_RCC_GPIOH_CLK_ENABLE
oshan2012·2020-09-12 03:20

展讯平台调试Camera gc0310

通过查看开发板的EVB，ZB，MB原理图，确认camera的SIO，RST，CLK所对应的GPIO口，代码中使能这些GPIO；再找到与这些pin脚相连接的电阻或电容，使用万用表测量这些电阻及电容的电压，
Gabriel_Tian·2020-09-12 01:30

Vivado 与 Modelsim 联合仿真

1编译库用命令行用vivado工具vivado有很多IP核的接口已经与ISE的核不太一样了，比如fir，接口就是这样的：fir_lpfir_lp_ip(.aclk(sys_clk),.aresetn(!
God_s_apple·2020-09-11 14:09

首届！「中国云计算基础架构开发者大会」征稿启动

与CLK（中国Linux内核开发者大会）不同的是，CLK主题是与Linux内核相关，CID主题则以云计算基础架构技术为主。本文推送首
凌云时刻·2020-09-11 12:06

sigmoid函数的实现

原理参考文献：神经网络激活函数及其导数的FPGA实现_张智明代码如下：modulesigmoid(clk,rst,a,b);inputclk;inputrst;input[15:0]a;output[15
yanxiaopan·2020-09-11 11:39

【篇十】I2C通信

本行总结如下I2C通信特征I2C通信时序图210的I2C控制器I2C的应用：gsensor应用I2C通信特征▶接线特点：简单，只有两根线：SCL+SDA•SCL(serialclock):时钟线，传输CLK
小石头2014·2020-09-11 10:44

PySpark之电商广告推荐(2)

字段说明如下：user_id：脱敏过的用户ID；adgroup_id：脱敏过的广告单元ID；time_stamp：时间戳；pid：资源位；noclk：为1代表没有点击；为0代表点击；clk：为0代表没有点击
张先生-您好·2020-09-10 20:59

16位乘法器单时钟加法树结构

以下为加法树结构示意图：//16位加法树乘法器moduleadd_tree16(Clk,DataInA,DataInB,Start,DataOut,DataOk);inputClk;inputStart
sanzhong104204·2020-09-10 17:35

【北京迅为】i.MX6ULL终结者GPIO配置

比如GPIO1_IO00这个IO可以复用为I2C2_SCL、ENET1_REF_CLK1、GPIO1_IO00、WDOG3_WDOG_B等9种复用功能，GPIO1_IO0
北京迅为·2020-09-10 09:07

vivado CLOCK_DEDICATED_ROUTE约束的使用

参考文档：ug472ug903set_propertyCLOCK_DEDICATED_ROUTEBACKBONE[get_netssys_clk]大致的意思是：输入的时钟驱动CMT时，如果在同一时钟区域没有
cigarliang1·2020-09-09 15:39

北邮数电实验——油烟机

概述程序模块图系统模块图（油烟机）.png源文件分析主程序entitymainisport(clk_system,btn3,btn0,btn7,btn6:instd_logic;col_r,col_g,
脑阔不疼·2020-08-26 14:10

异步复位，同步释放

关于异步复位同步释放的原理不再赘述，直接贴verilog代码如下：1modulereset_sync(clk,rst_n,rst_n_sync);2inputclk;3inputrst_n;4outputrst_n_sync
denglianbi4092·2020-08-25 03:45

简单计算机系统综合设计（CPU）

0000：指令寄存器IR，a)模块的接口设计控制信号：LDIR,CLK,I[7…0]输入信号：需执行指令I[7…0]输出信号：需执行指令out1[7…0]b)功
qnxg_wang·2020-08-24 23:09

简洁的PWM控制器

改变PRE_DIV参数，可以根据不同clk设置不同的PWM频率。再次分享。
mcupro·2020-08-24 15:59

嵌入式软件教程2.2

当CLK端上升时，Q端存储D端口的输入电平信号-高或低（1/0），另一个输出端输出与Q端相反的信号。2.4.2保持时间和建立时间建立时间：CLK上升沿前，D输入必须保持不变的一段时间。
wake_alone·2020-08-24 15:15

FPGA32 红外解码(仿真)

INEC协议II解码过程III代码1解码模块2testbenchIV前仿真INEC协议II解码过程III代码1解码模块moduleir_decode(Clk,Rst_n,iIR,//信号输入引脚Get_Flag
Windoo_·2020-08-24 14:34

ARM设置时钟开关的方法（使用PLL）

第一步：观察下面代码中r2=0x10001111ldrr1,0xE0100200ldrr2,=0x10001111orrr1,r1,r2//orr用于将r1中一些位置1strr1,[r0,#CLK_SRC0
aoxiang_ywj·2020-08-24 13:14

国嵌实验：key_interrupt(按键中断),采用中断方式当KEY1 按下时,LED亮灭一次

#defineGLOBAL_CLK1#include#include#include"def.h"#include"option.h"#include"2440addr.h"#include"2440lib.h
b02330224·2020-08-24 13:10

verilog实现的红外解码(详细注释)

modulehs0038_irq(clk_100k,rstn,irq,data,rd_suc)/*synthesisnoprune*/;inputclk_100k;//T=0.01msinputrstn
lingdulebaishi·2020-08-24 12:39

海思芯片调音频iis问题

解决思路：1、硬件网络连通；2、管脚配置；3、clk；4、单双通道；5、bit位、采样频率、主从模式；
wenjie345304221·2020-08-24 11:01

TTL接口 液晶屏 与 LVDS接口 液晶屏的 区别

TTL信号线一共有22根（最少的，没有算地和电源的）分另为RGB三基色信号，两个HSVS行场同步信号，一个数据使能信号DE一个时钟信号CLK，其中RGG三基色中的每一基色又根据屏的位数不同，而有不同的数据线数
seableble·2020-08-24 10:59

rk3368 dvfs 相关的一些理解

dts文件&clk_core_b_dvfs_table{operating-points=;status="okay";};&clk_core_l_dvfs_table{operating-points
pcwung·2020-08-24 09:48

展讯平台lcd频率计算

展讯平台点屏时要配置两个时钟(phy_freq和pixel_clk),那这两个参数要怎么配置呢，我们可以找到展讯的这份文档，输入屏的参数,即可计算出相应的时钟。
那颗流星·2020-08-24 09:16

[RK3288][Android6.0] 如何配置MIPI DSI Clock和PCLK

Platform:RK3288OS:Android6.0Kernel:3.10.92RK针对MIPIDSI的lcd配置时有两个clock,rockchip,dsi_hs_clk和clock-frequency
KrisFei·2020-08-24 08:34

mipi LCD 的CLK时钟频率与显示分辨率及帧率的关系

文章来源：嵌入式Linux中文站（微信公众号）mipiLCD的CLK时钟频率与显示分辨率及帧率的关系我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+
archerLea·2020-08-24 08:15

计算MIPI DSI数据速率的方式，以及如何配置时钟clk的方式

[DESCRIPTION]计算DSI数据速率的方式，以及如何配置时钟clk的方式[KEYWORD]dsi、datarate、mipiclk[SOLUTION]1、DSIvdomode下的数据速率data_rate
chongmeng3147·2020-08-24 08:37

mipi LCD 的CLK时钟频率与显示分辨率及帧率的关系

我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+vsync+vfp+vbp)]x(bus_width)xfps/(lane_num)/2即mipi屏的传输时钟频率（CLKN,CLKP）等于(屏幕分辨率宽width+hsync+hfp+hbp)x(屏幕分辨率高height+vsync+vfp+vbp)x(RGB显示数据宽度)x帧率/(lane_n
睿睿爸·2020-08-24 06:59

Quartus 2 使用错误集锦

名没有和工程名同名解决方法：把顶层模块的module名改成和工程名同名2.Error(10278):VerilogHDLPortDeclarationerrorattest.v(4):inputport"clk_in"cannotbedeclaredwithtype"reg
xhnmn·2020-08-24 06:28

stm32 can波特率

typedefconststruct{u8SJW;u8BS1;u8BS2;u16PreScale;}tCAN_InitIterm;consttCAN_InitItermCAN_InitTab[]={//CLK
stude·2020-08-24 06:35

液晶屏MIPI接口与LVDS接口区别（总结）

LVDS接口、MIPIDSIDSI接口（下文只讨论液晶屏LVDS接口，不讨论其它应用的LVDS接口，因此说到LVDS接口时无特殊说明都是指液晶屏LVDS接口），它们的主要信号成分都是5组差分对，其中1组时钟CLK
knaht·2020-08-24 05:44

RTC(run time clock)实时时钟

RTC的clk可以用作低功耗的时钟，常见的手机关机之后在下
cy413026·2020-08-24 05:58

数字跑表———具有暂停、清零功能

数字跑表———具有暂停、清零功能modulepaobiao6_14(clk,CLR,K2,PAUSE,data,sm_wei,sm_duan);inputclk;inputCLR;inputK2;inputPAUSE
这就是微信·2020-08-24 04:17

IIC协议总线——总结

这个阶段SDA控制权在主机地址发送：在上阶段的基础上，接下来主机发送clk信号，主机也会在clk翻转过程中，将7bit的
yilizhihu·2020-08-23 08:10

基于FPGA的图像卷积运算（支持多通道，多分辨率）

`timescale1ps/1psmoduletst_tb;regclk;regrst_n;initialbeginclk=0;rst_n=0;#100rst_n=1;endalways#5clk<=~
yang_wei_bk·2020-08-23 08:28

学习笔记一：I2C协议学习和Verilog实现

1//2//clk=20MHz,一个周期50ns3//sck=100kHz(scl)，一个周期1000ns4//I2C在sck下降沿更新数据，上升沿读取（采样）数据5///6moduledemo_I2C
weixin_30764137·2020-08-23 07:26

FPGA学习之串口接收模块

以50Mhz时钟频率要得到上述的定时需要：N=0.0000086805/(1/50Mhz)=4341modulerx_bps_module2(3CLK,
weixin_30527323·2020-08-23 07:08

DDR3控制器MIG调试总结

2.MIG输入时钟有两个，一个事clk_ref,另一个是sys_clk（1）clk_ref是用于调整延时用的，7系列必须是200M，400M可能会出问题；（2）sys_clk
技术先生·2020-08-23 07:45

FPGA实现奇数5分频

moduleFre_Devide(inputclk,inputrst_n,outputregled);reg[5:0]clk_cnt;always@(posedgeclkornegedgerst_n)beginif
snjshping·2020-08-23 06:49

VGA显示器工作原理之同步信号

我们先来看看显示器显示一个图像需要哪些信号（此图来自LCD显示模组的规格书）从图可以看出，LCD显示图像需要Hsync，Vsync,D[n:0]，CLK，DE，而且这些信号要满足上述时序关系，我们再来看
qg_zhu·2020-08-23 06:24
上一页 14 15 16 17 18 19 20 21 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他