E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
CLK
嵌入式软件教程2.2
当
CLK
端上升时，Q端存储D端口的输入电平信号-高或低（1/0），另一个输出端输出与Q端相反的信号。2.4.2保持时间和建立时间建立时间：
CLK
上升沿前，D输入必须保持不变的一段时间。
wake_alone
·
2020-08-24 15:15
《嵌入式软件教程》
FPGA32 红外解码(仿真)
INEC协议II解码过程III代码1解码模块2testbenchIV前仿真INEC协议II解码过程III代码1解码模块moduleir_decode(
Clk
,Rst_n,iIR,//信号输入引脚Get_Flag
Windoo_
·
2020-08-24 14:34
FPGA从硬件描述到删核跑路
ARM设置时钟开关的方法（使用PLL）
第一步：观察下面代码中r2=0x10001111ldrr1,0xE0100200ldrr2,=0x10001111orrr1,r1,r2//orr用于将r1中一些位置1strr1,[r0,#
CLK
_SRC0
aoxiang_ywj
·
2020-08-24 13:14
ARM
国嵌实验：key_interrupt(按键中断),采用中断方式当KEY1 按下时,LED亮灭一次
#defineGLOBAL_
CLK
1#include#include#include"def.h"#include"option.h"#include"2440addr.h"#include"2440lib.h
b02330224
·
2020-08-24 13:10
mini2440
裸机程序
verilog实现的红外解码(详细注释)
modulehs0038_irq(
clk
_100k,rstn,irq,data,rd_suc)/*synthesisnoprune*/;inputclk_100k;//T=0.01msinputrstn
lingdulebaishi
·
2020-08-24 12:39
FPGA
海思芯片调音频iis问题
解决思路：1、硬件网络连通；2、管脚配置；3、
clk
；4、单双通道；5、bit位、采样频率、主从模式；
wenjie345304221
·
2020-08-24 11:01
驱动
misc
应用
TTL接口 液晶屏 与 LVDS接口 液晶屏的 区别
TTL信号线一共有22根（最少的，没有算地和电源的）分另为RGB三基色信号，两个HSVS行场同步信号，一个数据使能信号DE一个时钟信号
CLK
，其中RGG三基色中的每一基色又根据屏的位数不同，而有不同的数据线数
seableble
·
2020-08-24 10:59
rk3368 dvfs 相关的一些理解
dts文件&
clk
_core_b_dvfs_table{operating-points=;status="okay";};&
clk
_core_l_dvfs_table{operating-points
pcwung
·
2020-08-24 09:48
android
展讯平台lcd频率计算
展讯平台点屏时要配置两个时钟(phy_freq和pixel_
clk
),那这两个参数要怎么配置呢，我们可以找到展讯的这份文档，输入屏的参数,即可计算出相应的时钟。
那颗流星
·
2020-08-24 09:16
LCD
[RK3288][Android6.0] 如何配置MIPI DSI Clock和PCLK
Platform:RK3288OS:Android6.0Kernel:3.10.92RK针对MIPIDSI的lcd配置时有两个clock,rockchip,dsi_hs_
clk
和clock-frequency
KrisFei
·
2020-08-24 08:34
子类__Display
mipi LCD 的
CLK
时钟频率与显示分辨率及帧率的关系
文章来源：嵌入式Linux中文站（微信公众号）mipiLCD的
CLK
时钟频率与显示分辨率及帧率的关系我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+
archerLea
·
2020-08-24 08:15
显示
计算MIPI DSI数据速率的方式，以及如何配置时钟
clk
的方式
[DESCRIPTION]计算DSI数据速率的方式，以及如何配置时钟
clk
的方式[KEYWORD]dsi、datarate、mipiclk[SOLUTION]1、DSIvdomode下的数据速率data_rate
chongmeng3147
·
2020-08-24 08:37
mipi LCD 的
CLK
时钟频率与显示分辨率及帧率的关系
我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+vsync+vfp+vbp)]x(bus_width)xfps/(lane_num)/2即mipi屏的传输时钟频率（CLKN,CLKP）等于(屏幕分辨率宽width+hsync+hfp+hbp)x(屏幕分辨率高height+vsync+vfp+vbp)x(RGB显示数据宽度)x帧率/(lane_n
睿睿爸
·
2020-08-24 06:59
linux驱动
rgb
mipi
LCD
Quartus 2 使用错误集锦
名没有和工程名同名解决方法：把顶层模块的module名改成和工程名同名2.Error(10278):VerilogHDLPortDeclarationerrorattest.v(4):inputport"
clk
_in"cannotbedeclaredwithtype"reg
xhnmn
·
2020-08-24 06:28
FPGA
stm32 can波特率
typedefconststruct{u8SJW;u8BS1;u8BS2;u16PreScale;}tCAN_InitIterm;consttCAN_InitItermCAN_InitTab[]={//
CLK
stude
·
2020-08-24 06:35
stm32
液晶屏MIPI接口与LVDS接口区别（总结）
LVDS接口、MIPIDSIDSI接口（下文只讨论液晶屏LVDS接口，不讨论其它应用的LVDS接口，因此说到LVDS接口时无特殊说明都是指液晶屏LVDS接口），它们的主要信号成分都是5组差分对，其中1组时钟
CLK
knaht
·
2020-08-24 05:44
RTC(run time clock)实时时钟
RTC的
clk
可以用作低功耗的时钟，常见的手机关机之后在下
cy413026
·
2020-08-24 05:58
soc
数字跑表———具有暂停、清零功能
数字跑表———具有暂停、清零功能modulepaobiao6_14(
clk
,CLR,K2,PAUSE,data,sm_wei,sm_duan);inputclk;inputCLR;inputK2;inputPAUSE
这就是微信
·
2020-08-24 04:17
verilog设计
IIC协议总线——总结
这个阶段SDA控制权在主机地址发送：在上阶段的基础上，接下来主机发送
clk
信号，主机也会在
clk
翻转过程中，将7bit的
yilizhihu
·
2020-08-23 08:10
嵌入式
基于FPGA的图像卷积运算（支持多通道，多分辨率）
`timescale1ps/1psmoduletst_tb;regclk;regrst_n;initialbeginclk=0;rst_n=0;#100rst_n=1;endalways#5
clk
<=~
yang_wei_bk
·
2020-08-23 08:28
学习笔记一：I2C协议学习和Verilog实现
1//2//
clk
=20MHz,一个周期50ns3//sck=100kHz(scl)，一个周期1000ns4//I2C在sck下降沿更新数据，上升沿读取（采样）数据5///6moduledemo_I2C
weixin_30764137
·
2020-08-23 07:26
FPGA学习之串口接收模块
以50Mhz时钟频率要得到上述的定时需要：N=0.0000086805/(1/50Mhz)=4341modulerx_bps_module2(3
CLK
,
weixin_30527323
·
2020-08-23 07:08
DDR3控制器MIG调试总结
2.MIG输入时钟有两个，一个事
clk
_ref,另一个是sys_
clk
（1）
clk
_ref是用于调整延时用的，7系列必须是200M，400M可能会出问题；（2）sys_
clk
技术先生
·
2020-08-23 07:45
FPGA
DDR3
PCIE
MIG
FPGA实现奇数5分频
moduleFre_Devide(inputclk,inputrst_n,outputregled);reg[5:0]
clk
_cnt;always@(posedgeclkornegedgerst_n)beginif
snjshping
·
2020-08-23 06:49
FPGA+Verilog
VGA显示器工作原理之同步信号
我们先来看看显示器显示一个图像需要哪些信号（此图来自LCD显示模组的规格书）从图可以看出，LCD显示图像需要Hsync，Vsync,D[n:0]，
CLK
，DE，而且这些信号要满足上述时序关系，我们再来看
qg_zhu
·
2020-08-23 06:24
VGA显示原理
FPGA入门实验之串口发送
代码设计##分频模块modulefrequency(inputclk_50m,inputrst,outputBPS_
CLK
1,//输出为不同波特率的信号outputBPS_
CLK
2,outputBPS_
CLK
3
name_un
·
2020-08-23 06:50
FPGA初级学习
Verilog HDL的时钟分频（2次方分频）
例：inputclk;reg[23:0]count;
clk
2=count[0];//2分频
clk
4=count[1];//4分频
clk
8=count[2];//8分频
clk
16=count[3]://16
毛毛虫的爹
·
2020-08-23 06:59
硬件基础学习
EDA数字钟设计（verilog）——报时模块
modulebaoshi(
clk
_1Hz,
clk
_1KHz,
clk
_500Hz,minute,second,beep,alarm);input[5:0]minute,second
SLEEPYHEAD's Blog
·
2020-08-23 06:52
EDA数字钟设计
寄存器间数据传输时序分析之保持时间
拿触发器图为例描述两个寄存器之间的数据传输，寄存器A下文称RA的data数据在
clk
的驱动下，输出到寄存器B,RB在
clk
上升沿采集data，时钟源为同一
clk
，那么有以下几个时间段：TclkA：pad
kfl_lh
·
2020-08-23 06:09
笔记
寄存器间数据传输时序分析之建立时间
拿触发器图为例描述两个寄存器之间的数据传输，寄存器A下文称RA的data数据在
clk
的驱动下，输出到寄存器B,RB在
clk
上升沿采集data，时钟源为同一
clk
，那么有以下几个时间段：TclkA：pad
kfl_lh
·
2020-08-23 06:09
笔记
FPGA16 串口接收
串口接收I保证串口数据的稳定接收II设计电路模块III代码IV仿真VtestbenchVI前仿真I保证串口数据的稳定接收II设计电路模块III代码moduleuartrx(
clk
,rst,baudset
Windoo_
·
2020-08-23 05:01
FPGA从硬件描述到删核跑路
FPGA试题练习--------异步输入同步输出电路分析
考虑以下电路，当触发器的D端数据输入相对于
clk
来说是异步的，再这种情况下，因为不知道什么时候会有异步输入的信号、输入信号什么时候撤销，这将导致在
clk
上升沿来临时建立和保持时间不满足，从而导致输出端Q
天使之猜
·
2020-08-23 05:00
FPGA试题练习
Tsu,Tco,Th,Tpd的概念
Th,Tpd的概念tsu:setuptime,定义输入数据讯号在clockedge多久前就需稳定提供的最大须求;以正缘触发(positiveedgetrigger)的Dflip-flop来举例就是D要比
CLK
gtkknd
·
2020-08-23 05:13
fpga
基本testbench写法
例如：myDesignmyDesignuut(.rst(rst),.
clk
(
clk
),.data_in(data_in),...
glowu
·
2020-08-23 05:40
FPGA
quartus ii中的dff元件（D触发器）中，prn和clrn引脚的含义
首先：PRN是异步置位，可以将输出Q置为输入D，CLRN是异步复位，将输出Q置低问：那PRN与
CLK
的作用不是一样了？追答不一样啊，PRN是异步控制端优先级比
CLK
高，
CLK
是寄存器的时钟。
deniece1
·
2020-08-23 05:57
计算机组成原理课程设计
testbench编写示例
目录一、实例分析1.1源文件1.2testbench文件二、分析一、实例分析1.1源文件modulecounter(
clk
,reset,enable,count);inputclk,reset,enable
mail-mail
·
2020-08-23 05:08
FPGA
verilog 中非阻塞赋值，for循环
regc,b;always@(posedgeclk)beginb<=a;c<=b;end非阻塞赋值语句简述为：在一个always块中，语句是并行执行的modulenonblockingassignment(
clk
chenchen410
·
2020-08-23 05:19
使用5502自带的UART口发送数据乱码的问题
代码如下：ViewCode#include#include#include#include#defineLEN4;UART_SetupParams={UART_
CLK
_INPUT
a512977208
·
2020-08-23 05:38
基于FSL总线的ip核封装（DES）
总线接口：时钟：FSL_M_
Clk
：主设备给FSL总线提供的时钟信号(ip核中不用)FSL_S_
Clk
：从设备给FSL总线提供的始终信号(ip核中不用)数据（32bit）：FSL_M_Data：32bit
CraftinA
·
2020-08-23 04:41
Reconfiguration
delay
input
application
output
测试
module
FPGA uart发送数据FPGA接收传送到VGA显示到屏幕（血的教训---端口接收数据时用三个寄存器消抖）
inputrst_n,inputin_top,outputvs,outpuths,output[4:0]r,output[5:0]g,output[4:0]b,outputout_tx);wireuart_
clk
yang_wei_bk
·
2020-08-23 04:10
FPGA实现数据的串口接收
inputdata_in,outputreg[7:0]rx_data,outputregrx_done);localparamClk_Frequency=50_000_000,Baud_Rate=9600,BPS_CNT=
Clk
_Frequency
snjshping
·
2020-08-23 04:38
FPGA+Verilog
HDLBits刷题合集—23 Verication: Writing Testbenches
clockProblemStatement为你提供了带有以下声明的模块：moduledut(inputclk);编写一个测试台，创建一个模块dut的实例（具有任何实例名称），并创建一个时钟信号来驱动模块的
clk
GitHDL
·
2020-08-23 04:04
HDLBits
基于I2C的随机读写EEPROM
1、IIC发送模块的接口定义与整体设计24LC04BI_
clk
：系统时钟I_rst_n：系统复位I_i2c_send_en：发送使能信号，当其为1时，I2C主机才能给从机发送数据I_dev_addr[6
day day learn
·
2020-08-23 04:52
Linux Regmap分析
举例说明：-devm_regmap_init_mmio_
clk
-regmap_update_bits(dsi->regmap,DSI_PHY_TST_CTRL1,PHY_TESTEN,0);-regmap_read
zhuyong006
·
2020-08-23 00:01
个人工作经验积累——SPI
STM32SPI接口使用总结:一.标准SPI波形SPI协议与IIC不同，SPI的时钟极性与采样跳变沿是可以灵活设置的，时钟极性有两中情况，空闲状态时候
CLK
为高电平或者低电平；采样跳变沿也有两种情况，第一个边沿采样和第二个边沿采样
有耳朵的小丑鱼
·
2020-08-23 00:18
个人技术博文
LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
WriteLeveling是从DDR3开始引入的概念，为了解决DQS和
CLK
的edgealignment的问题。 因为从DDR3开始采用了新的拓扑结构：fly-by。
wonder_coole
·
2020-08-22 23:57
电子电路知识
IC
前端设计
SOC
基于AHB总线的SD HOST控制器模块功能描述
2.sd_
clk
模块：hclk分
FPGA_Wx
·
2020-08-22 23:25
sysno
verilog中define、parameter、localparam的区别
Verilog代码可移植性设计1.参数定义localparam，实例代码如下：moduletm1(
clk
,rst_n,pout);inputclk;inputrst_n;output[M:0]pout;
weixin_34220179
·
2020-08-22 23:06
STM32F4 HAL库 GPIO相关操作API介绍
本文绝大部分翻译自ST的官方用户手册DescriptionofSTM32F4HALandLLdrivers使用前注意开启GPIO时钟__HAL_RCC_GPIOx_
CLK
_ENABLE()使用方法使用_
SEVENFO
·
2020-08-22 13:24
嵌入式编程
c
复位电路之深入理解
触发器控制集的组成包括时钟输入
clk
，高电平有效芯片使能端CE，高电平有效端
day day learn
·
2020-08-22 11:51
上一页
14
15
16
17
18
19
20
21
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他