E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
CLK
STM32定时器初始化完成后修改频率问题
出现问题问题代码：voidtimer_PWM_init(TIM_TypeDef*TIMx,uint32_ttim_ch){LL_TIM_InitTypeDefTIM_InitStruct={0};timer_
clk
_irq_config
火红色祥云
·
2020-08-18 13:42
STM32
随笔
RTC毫秒级Alarm触发
计数器以预分频器产生的TR_
CLK
时间基准为参考进行计数。RTC_CNT寄存器用来存放计数器的计数值。操作步骤：1.去掉写保护2.允许闹钟中断3.配置闹钟时间，也就是写RTC_ALR寄存器4.加上写
火红色祥云
·
2020-08-18 13:42
STM32
CubeMAX
LL库
时钟周期、总线周期(机器周期)区别
8086CPU执行一条指令是由取指令、译码和执行等操作组成的，为了使8086CPU的各种操作协调同步进行，8086CPU必须在时钟信号
CLK
控制下工作，时钟信号是一个周期性的脉冲信号，一个时钟脉冲的时间长度称为一个时钟周期
hanchaoman
·
2020-08-18 08:07
计算机原理
8253定时计数器演奏音乐
;8253定时计数器演奏音乐23;8253定时计数器T2输出用于音频驱动演奏《一闪一闪亮晶晶》45;(A9)CS--(B8)3006;(A12)Φ--(A11)1A;输入4.9152MHz7;(A9)
CLK
2
weixin_30390075
·
2020-08-18 04:08
PAT 乙级 1026 程序运行时间
同时还有一个常数
CLK
_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得
weijlxm
·
2020-08-18 03:10
PAT
计算机组成原理-实验七-取指令与指令译码实验
二、配置IP核：不多说，直接上图三、实验代码模块结构图取指令模块`timescale1ns/1ps//取指令模块moduleGet_Inst(
clk
,clr,In
咸鱼不会游泳
·
2020-08-18 01:26
计算机组成原理实验
微型机系统与接口（含汇编）实验六 定时/计数器8253、8254
分析：
CLK
0连接时钟1MHZ，要使输出信号为1HZ，需要1000000分频，而计数寄存器最多为16位的值，也就是最多6
MK965
·
2020-08-18 00:18
#
微机原理
A/D转换并用数码管显示
A/D转换总体架构框图2.顶层模块代码modulead(pi_
clk
,pi_rst_n,pi_ad_sda,po_seg7_seg,po_seg7_sel,po_ad_scl,po_ad_cs_n);inputpi_
clk
loujiong
·
2020-08-17 18:03
基于F407，TB6560步进电机驱动学习使用整理
电机驱动模块整理内容1.接线问题*共阳极接线*共阴极接线引脚功能：共阳极时DIR+、EN+、CW+接电源正极，DIR-给高电平时电机正转，低电平反转；EN-低电平停止模块工作，高电平模块工作；步进电机转一圈
CLK
DragonWarder
·
2020-08-17 17:32
ddr2 ip调试问题集合
2019独角兽企业重金招聘Python工程师标准>>>一、问题描述：ERROR:NgdBuild:455-logicalnet'
clk
400m_p'hasmultipledriver(s)ERROR:NgdBuild
weixin_33797791
·
2020-08-17 16:29
arduino UNO 用TB6560驱动42步进电机
2、我采用的是24V共阴极与ardiunoUNO的接法（注意：TB6560的输入电平为5V时，R_EN、R_CW、R_
CLK
为0；为12V时R_EN、R_CW为1k，R_
CLK
为1.5k；24v时R_EN
pikaMouse2
·
2020-08-17 13:50
arduino
基于 MARCH C+ 算法的SRAM BIST
RevisionHistory:2020-4-1//Revision:1.0//Eailbox:jianqiaojia@dingtalk.com//`timescale1ns/1psmodulemem_bist(
clk
贾多宝
·
2020-08-16 22:42
Verilog
项目练习
verilog--串并转换
(1)四输入单输出的并串转换模块：moduleb_c(
clk
,rst_n,en,d,q);inputclk,rst_n;input[3:0]d;outputregen;outputregq;reg[3:
工科路上奋斗的小白
·
2020-08-16 22:42
FPGA学习
串口读写IIC器件 FPGA Verilog HDL
串口读写IIC器件FPGAVerilogHDLIIC总线协议实现：`include"config.v"moduleI2C(
clk
,//systemclk50MHZrstn,//activelowdata_in
那是一段痛苦的记忆
·
2020-08-16 22:38
verilog
总线
I2C
FPGA
IIC
乘法器
串口通信
UART
简单时序逻辑电路的verilog实现，包括D触发器、JK触发器、锁存器、寄存器、
1416:49:12简单时序逻辑电路的verilog实现，包括D触发器、JK触发器、锁存器、寄存器、简单时序逻辑电路的实现D触发器（带有同步复位、置位或者异步复位、置位）RTL描述：1moduledff(2
clk
weixin_34270865
·
2020-08-16 21:20
FPGA中的简单并串，串并转换
如：modulepara_serial(
clk
,rst_n,en,//外部待传输数据输入sda//三态数据输入);inputwireclk;inputwirerst_n;outputregsda;outputregen
恋天的风
·
2020-08-16 21:56
FPGA
【FPGA】【Verilog】【基础模块】触发器&锁存器
D触发器：//D触发器moduledff(q,
clk
,data);outputq;inputdata,
clk
;regq;always@(posedgeclk)beginq=data;endendmodule
居然是可以改昵称的
·
2020-08-16 21:06
基础模块
FPGA学习
六、FPGA设计之并转串设计
modulep_to_s(
clk
,rst_n,din,dout);inputclk;inputrst_n;input[7:0]din;outputdout;reg[3:0]counter;reg[7:0
天天行健
·
2020-08-16 21:35
FPGA Verilog寄存器模块及testbench代码
寄存器模块代码：modulehardreg(d,
clk
,clrb,q);inputclk,clrb;input[3:0]d;outputreg[3:0]q;always@(posedgeclko
码糖
·
2020-08-16 20:03
fpga
Verilog 并行数据流转换为一种特殊串行数据流模块的设计
inputack;outputrst;output[3:0]data;outputsclk;regrst;regsclk;reg[3:0]data;initialbeginrst<=1;#10rst=0;#(`
clk
_cyc
动次打次小飞龙
·
2020-08-16 20:49
IC
Verilog
i2c
数字IC笔试题|verilog实现CRC-8的串行计算
题目如下：verilog实现：`timescale1ns/1ps//modulecrc(
clk
,rst_n,data,data_valid,crc_start,crc_out,crc_valid,crc_out_parallel
FPGA入门到头秃
·
2020-08-16 20:32
学习记录
verilog入门经验（五）-- 并转串
并转串电路主要由时钟（
clk
）、复位信号（rst）、并行输入信号（pdin）、串行输出信号（sdout）和使能信号（en）组成。其它信号都是名字意义，现在主要讲下使能信号。
Phenixyf
·
2020-08-16 20:01
FPGA
verilog描述锁存器和触发器
门口D锁存器代码：moduleD_latch(
clk
,D,Q);inputclk,D;outputregQ;always@(
clk
,D)//注：这里的敏感信号为
clk
和D，因为D也引起Q的变化。
mikiah
·
2020-08-16 19:26
verilog
寄存器Verilog
有异步清零端的n位寄存器：moduleregn(D,
clk
,reset,Q);parametern=16;input[n-1]D;inputclk,reset;output[n-1]regQ;always
mikiah
·
2020-08-16 19:26
verilog
input
output
module
integer
FPGA29(2) I2C驱动
slaveaddress（器件地址），放此处方便参数传递parameterSLAVE_ADDR=7'b1010000,parameterCLK_FREQ=26'd50_000_000,//i2c_dri模块的驱动时钟频率(
CLK
_FREQ
Windoo_
·
2020-08-16 19:50
FPGA从硬件描述到删核跑路
I2C FPGA实现
moduleiic_wr_ctrl(inputsys_
clk
,inputrst_n,inputkey_wr,inputkey_rd,inoutsda,outputregscl,outputclk,outputila_
clk
dataiyangnishuo
·
2020-08-16 19:03
FPGA
IIC（I2C)总线 FPGA Verilog HDL
IIC（I2C)总线FPGAVerilogHDL配置文件：根据具体的IIC设备改一下时钟频率就可以产生正确的时钟波形`defineSYS_
CLK
50_000_000`defineSCL_
CLK
400_000
那是一段痛苦的记忆
·
2020-08-16 18:41
verilog
总线
IIC
I2C
FPGA
项目中两个verilog代码设计技巧
技巧一：当某信号出现下降沿时，输出一个
clk
时钟周期的高电平使能信号，程序代码如下：assignf_in_edge=(~f_in_m)&f_in_n;//productingoneperiodnegedgesingnalalways
weixin_30808253
·
2020-08-16 18:27
用verilog实现串行信号转8bit并行信号
输入信号有时钟信号
clk
，复位信号rst和串行数据输入信号din。输出信号为8bit并行信号dout。
summer_awn
·
2020-08-16 17:38
verilog
verilog
fpga
xilinx的offset 时序约束
方法：NET"ADC_
CLK
_P"TNM_NET
taiyangshenniao
·
2020-08-16 17:07
FPGA
and
modulsim
关于串并转换的VERILOG代码
位并行数据的转换,以及8位并行数据到串行数据的转换.具体是哪种转换由sp控制端决定,当sp=1时,是串行输入/并行输出;当sp=0时,是并行输入/串行输出.一,模块定义以及功能描述输入端口输入说明rst复位信号
clk
springone
·
2020-08-16 17:34
IC/FPGA
Verilog中关于总线的代码
n位寄存器代码：moduleregn(R,Rin,
clk
,Q);//Rin含义：若Rin=1，则组成寄存器的n个触发器被来自于输入信号R的n个数位加载，否则这n个触发器保持当前数据不变。
mikiah
·
2020-08-16 17:33
verilog
【Grace卫星】Grace卫星精度知识点。
4、使用的是.sp3和.
clk
_30s事后产品，属于事后精密定轨道，Bernese可以达到5cm之内。5、结论：目前感觉SPP不理想没有达到5m左右的精度，PPP精度理想，先用
XiaoGongWei18
·
2020-08-16 17:58
Grace
PPP
卫星定轨
Verilog 三种调用模块方式
三种调用模块方式1.把参数设置为一个端口子模块：moduleled2(inputClk,inputRst_n,input[15:0]Cnt_max,outputregled);top模块例化：led2u0(.
Clk
奔跑的技工z
·
2020-08-16 16:01
quartus
一个移位寄存器的小栗子
moduleaaa(
clk
,clr,din,dout);inputwireclk,clr,din;outputreg[7:0]dout;always@(posedgeclk)beginif(clr)dout
奔跑的技工z
·
2020-08-16 16:01
Verilog
异步复位信号的 recovery和removal
简而言之，DFF的复位置位信号不要在
clk
的跳变沿附近变化，而是要远离
clk
沿。一般逻辑对此时序不用关心，比如很多模块的操作流程是复位完了，才开启模块时钟，再启动模块工作。
易水寒江
·
2020-08-16 15:30
AVR 看门狗使用
defineDISP_DDRDDRB#defineDISP_PORTPORTB//看门狗WDT初始化程序voidwdt_init(void){asm("wdr");//clrwdtWDTCR=0x0F;//enablewdt,
clk
春江花月夜晨
·
2020-08-16 13:26
AVR
ov5640启动流程
c0a5d3d0ndx=3num=2[217.034306]--CAMERA--ov5640_sensor_open_init[217.037717]ov5640_sensor_open_init:msm_camio_
clk
_rate_set
Rexxxxxxxxxx
·
2020-08-16 04:58
嵌入式
基于FPGA的流水灯实现
方法一：modulerun_led(
clk
_i,rstn_i,led_o);inputclk_i;inputrstn_i;output[3:0]led_o;reg[3:0]led
zhengshanlew
·
2020-08-16 04:34
VGA控制器（FPGA）
outputvs,outpuths,output[4:0]r,output[5:0]g,output[4:0]b);pllpll_inst(.areset(~rst_n),.inclk0(refclk),.c0(
clk
yang_wei_bk
·
2020-08-16 04:45
作业3 DDS模块设计
频率字字长32位，波表ROM尺寸为10比特地址，1024个word波形格式为2补码格式，12比特量化每个
CLK
输出一个有效样点。输入信号为频
xiu52t
·
2020-08-16 04:49
EDA硬件设计
fpga
SDRAM控制器仿真
项目名称SDRAM控制器仿真项目说明仿真代码，进行例化，sdram_
clk
=~
clk
主要是要在sdram时钟的上升沿进行采样数据，数据中心在时钟上升沿`timescale1ns/1ns`defineclk_period10modulesdram_ctrl_tb
xxgyh
·
2020-08-16 03:06
项目进阶
verilog传参
parameterpara1=50,para2=80)(inputclk,inputrst_n);...endmodule//例化传参...transtrans#(.para1(20),.para2(30))(.
clk
xxgyh
·
2020-08-16 03:35
fpga笔记
SDRAM 控制器 Verilog HDL by Lion A
VerilogHDLmodulesdram_controller(/*HOSTINTERFACE*/wr_addr,wr_data,wr_enable,rd_addr,rd_data,rd_ready,rd_enable,busy,rst_n,
clk
那是一段痛苦的记忆
·
2020-08-16 03:15
verilog
FPGA开发中时序不满足（建立时间）的典型案例及解决方法
那么重新加入chipsrop，查看设置，发现他的采样时钟时AD_
CLK
_out，这
ERROR:99
·
2020-08-16 03:54
FPGA基础和应用
FPGA-片内ROM FIFO RAM连用
fifo的读写并把读出的数据输出到ram里并读出数据检验数据的正确性直接贴代码吧，没什么难度：都是IP核的应用熟悉下流程`timescale1ns/1psmodulerom_fifo_controller(
clk
Vuko-wxh
·
2020-08-16 03:31
FPGA专栏
验证DDS输出
设置为stream默认2、添加仿真tb`timescale1ns/100psmoduleAA_tb();regclk;regrst_n;initialbegin#0
clk
=1'b0;#2rst_n=1'
LYC_0504
·
2020-08-16 03:05
FPGA
采用DDS(数字频率合成法)设计信号发生器，完成设计方案。
2、信号的频率关系时钟
CLK
的频率为固定值f，在
CLK
weixin_34348111
·
2020-08-16 03:27
一个很好的解释阻塞赋值与非阻塞赋值的例子
1modulebnbasm(/*AUTOARG*/2//Outputs3q1,q2,4//Inputs5
clk
_osc6);7inputclk_osc;8output[7:0]q1,q2;910reg[
weixin_30568715
·
2020-08-16 02:15
基于PWM的呼吸灯设计(Verilog版)
moduleBreath_Led(
clk
,rst,led);inputclk,rst;outputregled;reg[19:0]count;reg[19:0]duty_cycle;always@(posedgeclk
weixin_30512785
·
2020-08-16 02:07
上一页
17
18
19
20
21
22
23
24
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他