E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
CLK
蓝牙的Baseband说明
1.时钟有三种是
CLK
，如下图：
CLK
是Master的时钟，代表某一个piconet的是时钟。slave根据下图来调整自己的时钟以达到和master一致：Page过程中用到C
趟石过河
·
2020-07-04 16:19
bluedriod
MSP430(F5529)学习笔记——UCS配置详解
UCS简介MSP430F5XX/MSP430F6XX系列器件的UCS包含有五种时钟源，依次是：XT1
CLK
、VLOCLK、REFOCLK、DCOCLK和XT2
CLK
。
girlkoo
·
2020-07-04 16:58
嵌入式开发
FPGA学习（第8节）-Verilog设计电路的时序要点及时序仿真
学习涉及如下：建立时间保持时间；电路延时时钟频率关键路径流水线设计来提高
CLK
首先来看下D触发器一、D触发器时序分析上升沿前后对D有一定要求，称为上升时间和保持时间电路都是存在延时的：时钟
【星星之火】
·
2020-07-04 15:29
FPGA
FPGA学习（第6节）-Verilog计数器（实现流水灯+实现数码管秒表）
blog.csdn.net/fengyuwuzu0519/article/details/72571740一、计数器使用要点初始值建议0二、计数器练习（1）实现流水灯参考一下几种代码实现：modulecounter_1(
clk
【星星之火】
·
2020-07-04 15:29
FPGA
数码管显示电路的Verilog HDL实现
程序如下：moduleLED_Display(
clk
,seg,dp,an);inputclk;//输入时钟output[6:0]seg;//7个公共段选信号，从低到高对应七段数码管的ABCDEFGoutputdp
fannics
·
2020-07-04 15:13
Verilog
HDL
Xilinx的clocking wizard_时钟输出接普通I/O口遇到的问题以及需要注意的问题
一开始是使用了clockingwizard想分出来2个时钟来输出（
CLK
_50M和MCLK），并且再用产生的一个时钟生成其他信号输出，结果一开始就报错，提示不可以用做输出。
emperor_strange
·
2020-07-04 15:29
用FPGA实现多路电压采集器：（2）分频器
主要为AD提供
clk
，因ADC0809的内部没有时钟电路，所需时钟信号必须由外界提供，通常为500KHZ。
diju5626
·
2020-07-04 14:20
触发器-数字电路领域名词
复杂一些的有带时钟（
CLK
）段和D（Data）端，在
CLK
端为高电平时跟随D端状态，而在
CLK
端变为低电平的瞬
dhjsingor
·
2020-07-04 14:33
基于FPGA的HDMI显示设计（三）
实习要求用HDMI接口显示，其实和VGA显示差不多的就多了两个引脚而已（de和hdmi_
clk
_o）。如下图：虽然感觉做这个没什么意思了，但多多少少还是有一点收获的。
denglianbi4092
·
2020-07-04 14:00
Verilog中“&”和“&&”在硬件中的区别
下面以一个Verilog测试程序为例，说明两者之间的区别：moduletest(
CLK
,AA,BB,CC,AOUT,BOUT,COUT,DOUT);inputCLK;input[3:0]AA,BB,CC
cszdxz
·
2020-07-04 14:11
Verilog
天嵌IMX6-USB和OTG在设备树中的适配
先看板子的原理图，usb用的usb2184芯片，只用了两组usb口和一个otgUSB原理图USB原理图OTG原理图如图，只有两处和芯片IO有关系，一个是GPIO1_20（SD1_
CLK
）一个是GPIO7
一小闷棍666
·
2020-07-04 13:29
FPGA千兆网络摄像头
对外部时钟已经处理，因为千兆网时钟达到了125MHz,摄像头时钟达到了84MHz，系统时钟是50MHz，时钟域比较多，这里对外部50MHz的系统时钟进行了pll处理，对gmii_rx_
clk
也进行了处理
春哥笔记
·
2020-07-04 13:41
FPGA
千兆网
网络摄像头
FPGA千兆网系列
ZYNQ-702裸机之MIO使用
ZYNQ-702裸机之MIO使用1.硬件环境搭建-将时钟从PS的FCLK_
CLK
0连接到PL的M_AXI_GP0_ACLK-双击ZYNQ，进行下图操作-702的MIO10连接着LED–DS23然后进行，
chaorwin
·
2020-07-04 12:35
ZYNQ入门系列
TM1637 显示代码
defineDIO_LEDGET_BITFIELD(&PD_ODR).bit0#defineCLK_LEDGET_BITFIELD(&PD_ODR).bit2voidI2CStart(void){DIO_LED=1;
CLK
_LED
ccy764417301
·
2020-07-04 12:15
学习ZYNQ之FPGA13.1（串口）
输入信号为时钟信号和复位信号，输出信号为uart_data和uart_done,并且定义寄存器类型串口接收模块：module(inputsys_
clk
,inputsys_rst_n,inputuart_rxd
带刺的小乌龟
·
2020-07-04 12:00
FPGA
学习ZYNQ之FPGA12（时钟IP核）
首先在IPCatalog中找到时钟向导clockingwizard进行设置；module(inputsys_
clk
,inputsys_rst_n,outputclk_100m,outputclk_100m
带刺的小乌龟
·
2020-07-04 12:00
FPGA
Verilog HDL之于FPGA--阻塞与非阻塞赋值
moduletest(
clk
,a,b,c);inputclk;outputa,b,c;rega
溪江月
·
2020-07-04 10:58
FPGA现场可编程门阵列
STM32 硬件I2C中断实现
我们常用的都是用IO去模拟，然而I2C通讯的速度并不高，一般模拟
CLK
周期为6us左右，如果发送一个字节给某个地址1个起始位+8（地址）+1应答+寄存1应答+数据8器地址8++1
ai5945fei
·
2020-07-04 10:34
STM32
mipi LCD 的
CLK
时钟频率与显示分辨率及帧率的关系
mipiLCD的
CLK
时钟频率与显示分辨率及帧率的关系我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+vsync+vfp+vbp)]x(bus_width
a645594
·
2020-07-04 10:27
FPGA异步时钟系统中信号处理之单比特信号
但是事实时，这佯作的前提条件是：信号A从
clk
1进入到
clk
2的时候，
clk
1的是一个慢时钟，而
clk
2是一个快时钟。这样在快时钟域把信号A延迟两排，总能采样到稳定的数据。
a2102004335
·
2020-07-04 10:14
基于verilog的伪随机码
原理图如下：代码如下`timescale1ns/1psmodulesuiji(
clk
,dout);inputclk;outputdout;regdout;regdout1;regdout2;regdout3
a14730497
·
2020-07-04 10:56
verilog
hdl
语法
内存（DDR/DDR2/DDR3/DDR4）的速度等级和时钟频率———个人笔记
图2输出数据Dout与
CLK
的对比Dout(输出的数
不会焊电路
·
2020-07-04 09:47
DDR
频率
速度
STM32F7xx —— LAN8720（FreeRTOS+LWIP）
#defineETH_CHANNELETH#defineETH_PREEMPT_PRIOETHERNET_PRIORITY#defineETH_
CLK
_ENABLE()__HAL_RCC_E
a1314521531
·
2020-07-04 09:47
STM32F7xx
ADC0832 的控制原理
ADC0832在通常的情况下有4个引脚与单片机相连，这4个引脚分别为
CLK
、DI、CS、DO。
Kimji_Lee
·
2020-07-04 09:59
[STM8L]TAB段式LCD液晶驱动程序
时钟，系统时钟同样用来产生LCD驱动时钟，通过时钟模块配置：
CLK
_PCKENR2
WangSanHuai2010
·
2020-07-04 09:10
嵌入式软件
我的第一个FPGA小程序---测占空比
modulecapt(
clk
,rst_n,//disabled,catin,PonTemp,Poff_reg);inputclk,rst_n,catin;outputPonTemp,Poff_reg;/
Zackary-
·
2020-07-04 09:11
_FPGA编程记录
STM32F401 SDIO HAL driver初始化SD卡
voidHAL_SD_MspInit(SD_HandleTypeDef*hsd){GPIO_InitTypeDefGPIO_InitStruct;__HAL_RCC_GPIOC_
CLK
_ENABLE()
老猿-WB
·
2020-07-04 09:46
ARM
Cortex-M
STM8L151C8单片机学习例程（2）——
CLK
切换
STM8L_2_
CLK
：1.User：工程及main文件2.Hardware：
CLK
,LED,Delay3.STM8L15x_StdPeriph_Driver：STM8自带库文件4.Debug：hex文件存放于
Smile_shao
·
2020-07-04 08:00
STM8L151C8单片机例程
FPGA笔试题解析（五）：Verilog程序设计
在下面这篇博文中，包含串转并以及并转串的思路：移位寄存器专题1.moduleleft_shifter_reg(
clk
,din,dout);2.inputclk;3.inputdin
李锐博恩
·
2020-07-04 07:11
#
UART的回环实例
根据代码综合出来的RTL电路图可以当成原理框图来看：程序模块分为顶层Uart_top、发送模块uart_tx、接收模块uart_rx以及时钟产生模块
clk
_div。
李锐博恩
·
2020-07-04 07:11
Verilog/FPGA
实用总结区
ESP8266烧录选项中的QIO 和 DIO解释
所以一般选择DIOQIO->QuadIO四倍的数据输入输出DIO->DualIO两倍的数据输入输出1.首先看一下接口StandardSPI:
CLK
,/CS,DI,DO,/WP,/HoldDualSPI:
ReCclay
·
2020-07-04 07:32
#
ESP8266学习
proteus中 基于STC89C51的ADC0809模数转换仿真
（转换精度）ADC0809内部没有时钟电路，故
CLK
时钟需由外部输入，fclk允许范围为500kHz1MHz，典型值为640kHz。每通道的转换需6673个时钟
Raymond垒垒
·
2020-07-04 07:27
开发杂记
always@(posedge
clk
)时序赋值延迟一个周期
前几天是问了我一个小问题，我总结关键点如下：情形一：always@(posedgeclk)beginif(ce==1'b1&&ready==1'b1)w_en<=1'b1;elsew_en<=1'b0;end情形二：always@(posedgeclk)beginif(ce==1'b1&&ready==1'b1)if(data<=8'b1111_1111)data<=data_in;elsedat
为中国IC之崛起而读书
·
2020-07-04 06:37
verilog
60bit计数器
modulecounter_60bit(
clk
,clear,dl,dh,en,load,ql,qh,cout);inputclk,clear,en,load;input[3:0]dl,dh;output
JohnHe1994
·
2020-07-04 06:14
FPGA
ZYNQ流水灯实验（FPGA控制）
选择对应型号板子3.增加资源，创建.v文件，这里命名为led.v4.定义模块，用到时钟输入和led输出5.编写verilog代码'timescale1ns/1psmoduleled(inputsys_
clk
guo_kk
·
2020-07-04 05:35
ZYNQ
PS与PL协同设计实现GPIO
里面只要UART，MIO里的APP里的Timer去掉，Clock里面PL里面FCLK不能去，用的就是这个100M的时钟还需要加复位控制模块：图标旁边右击-AddIP-搜reset如下图输出的时钟(FCLK-
CLK
0
Sky_Lannister
·
2020-07-04 05:35
GPIO
FPGA
FPGA
GPIO
ZYNQ7000（ZC7045）时钟配置方法
1.ZYNQPS侧的时钟子系统及默认配置解释上图：PS_
CLK
:系统晶振的时钟，这个是PS端的的时钟来源，经过一个叫PLL的锁相环功能部件，输出到ARMPLL和I/OPLL以及DDRPLL，后续的子部件均由这三个时钟源输出
漫步的风暴
·
2020-07-04 05:41
BSP_Driver
基于FPGA的I2C verilog
游戏排行榜空闲位：SCL高电平SDA低电平起始位：SCL高电平SDA高电平到低电平结束位：SCL高电平SDA低电平到高电平读写状态：数据+响应位`timescale1ns/1nsmoduleIIC_WM(
Clk
BrainBilk
·
2020-07-04 04:20
FPGA
数字电路（9）触发器（三）
触发器的上两篇：数字电路—触发器（一）数字电路—触发器（二）文章目录一、触发器的动态特性二、寄存器一、触发器的动态特性1、建立时间（Tsu，Setuptime）建立时间是指输入信号应当先于时钟信号
CLK
记得诚
·
2020-07-04 04:25
数字电路
Vivado-警告-没有Debug ILA core, Probes窗口空白
1：VIO和ILA的
CLK
有问题。2：我查的Xilinx的论坛，貌似也这么说，说是要用freerunning
电子开发圈_公众号
·
2020-07-04 03:30
开发工具使用
10-HAL库之ADC电压采集
ADC输入时钟ADC_
CLK
由
南国枫火
·
2020-07-04 03:28
STM32F7之HAL库学习
基于proteus的51单片机仿真实例八十、模数转换器ADC0832应用实例
ADC0832引脚图如下图：引脚说明如下：/CS：片选端，低电平时选中芯片CH0:模拟输入通道0CH1:模拟输入通道1GND:电源地DI:数据信号输入，通道选择控制端DO:数据信号输出，转换后的数据由此端口输出
CLK
老马识途单片机
·
2020-07-04 02:25
51单片机
FPGA视觉从入门到放弃——Canny算子
毕竟没有什么方法或工具可以永远时尚下去，所以从入门到放弃也算是进步之选嘛~二.Prefix1.常用变量术语
CLK
时钟20nsLLC经过锁相环的时钟37nsoddfield采集奇场图像时输出高电平Y_flag
灰巧克力爱松露
·
2020-07-04 02:09
FPGA
Vision
一个基于verilog的FPGA 的LCD １６０２ 显示程序
//Anhighlightedblockmodulelcd_1602(
clk
_50M,rst,en
永遇乐2019
·
2020-07-04 01:06
电气
FPGA的HDMI输出彩条
代码修改管脚后直接运行通过FPGA管脚直接连接hdmi接口，输出彩条如下工程如下:其中主模块如下//--------------------------------------------------
clk
_wiz
Bonjour@@
·
2020-07-04 01:29
算法代码
zynq 实现液晶显示器显示（ADV7511）
先说几个名词，之后会用上：1、像素时钟（
CLK
）：屏幕上每个像素点显示动态显示都需要像素时钟来刷新；2、行同步时钟（HSYNC）：当显示器显示一行像素的时间；3、场同步时钟（VSYNC）：显示器显示一
袁海璐
·
2020-07-04 01:18
FPGA
硬件相关
Linux内核与驱动
数字二倍频电路
常用数字二倍频电路介绍由一个同或门与一个时钟上升沿有效的D触发器（连接成翻转器）组成，其中
clk
_in为外部输入时钟周期信号，
clk
_out为二倍频输出信号。下图为其输入输出波形。
programmer_guan
·
2020-07-04 01:32
FPGA之编程思想
至简设计法读书笔记（1）第一章 模块结构
第一章模块1.1模块结构模块由五部分组成：端口定义参数定义（可选）I/O说明内部信号说明功能定义//端口定义modulemodule_name(
clk
,//端口1，时钟rst_n,//端口2，复位dout
Coin_Anthony
·
2020-07-04 00:50
至简设计法读书笔记
Linux中SPI驱动调试总结
CPHA=0Mode3CPOL=1,CPHA=1时钟极性CPOL:不工作时,时钟信号SCLK的电平时钟相位CPHA:即SPI在SCLK第几个边沿开始采样(0:第一个边沿开始;1:第二个边沿开始)Mode0(
CLK
那颗流星
·
2020-07-02 12:56
SPI
枚举问题：POJ拨钟问题（傻傻的做法）
枚举：poj拨钟问题************/#includeusingnamespacestd;intmain(){intclk[10];intop[10];intsum;for(inti=1;i>
clk
housz77
·
2020-07-02 02:40
C++程序设计练习题
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他