FPGA入门笔记第8页

Xilinx FIFO Generator 需要注意BRAMs的资源消耗

XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的FPGA

ShareWow丶·2024-01-31 19:14

FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：PrimitivesoutputRegister，比如下图的romIP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个

ChipChatter·2024-01-31 19:13

电子信息找工作选fpga还是嵌入式？

电子信息找工作选fpga还是嵌入式？

枪哥玩转嵌入式·2024-01-31 17:24

ZYNQ系列PL配置加载流程

寒听雪落·2024-01-31 14:10

【Xilinx】开发环境（二）- Petalinux环境安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2024-01-31 14:37

OpenMIPS用verilog实现

最近在研究FPGA的开发，于是需要用到Verilog。但是手头上只有一台M1芯片的Mac

闻林禹·2024-01-31 13:24

【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-

数字IC全站文章索引demo版（建议收藏慢慢看）*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.

程序员负总裁·2024-01-31 10:05

机器学习入门笔记06：逻辑回归

逻辑回归学习逻辑回归原理实现代码importnumpyasnpimportmatplotlib.pyplotaspltfromsklearnimportdatasetsfromsklearn.model_selectionimporttrain_test_split#因为逻辑回归是分类问题，因此需要对评价指标进行更改#from.metricsimportaccuracy_scoreclassLog

劳斯Laus·2024-01-31 08:05

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

LiveVideoStack_·2024-01-31 08:26

【FPGA原型验证】附录基础知识：FPGA/CPLD基本结构与实现原理

聚焦XilinxISE介绍Xilinx公司及其产品的基本情况，并在此基础上描述了CPLD和FPGA的内部结构及基本原理。

Hcoco_me·2024-01-31 07:52

STM32与FPGA实现以太网功能--web、UDP、tcp测试

web网管程序在ETH工程已经做好并验证完成了，现在STM32+FPGA实现ping功能，那么web功能应该一样能实现问题1：浏览器输入192.168.1.30，能出现登入界面，但是输入密码点击没反应，

weixin_41719055·2024-01-31 07:22

[AG32VF407]国产MCU+FPGA Verilog编写控制2路gpio输出不同频率方波实验

视频讲解[AG32VF407]国产MCU+FPGAVerilog编写控制2路gpio输出不同频率方波实验实验过程根据原理图，选择两个pin脚作为输出修改VE文件，clk选择PIN_OSC，使用内部晶振8Mhz

LitchiCheng·2024-01-31 07:51

GD32F30x SPI转CAN 从机实现

通信不同于串口等全双工通信，主机在发送数据的同时也能得到从机传送的数据，所以SPI通信是同步的，从机要想发送数据给主机，必须等主机主动发送时钟来读取；所以主机要想读取从机的数据必须发送2帧数据才能读取到想要的结果（不同与FPGA

kensey·2024-01-31 07:18

呼吸灯--FPGA

目录1.breath_led.v2.tb_breath_led.v呼吸灯就是从完全熄灭到完全点亮，再从完全点亮到完全熄灭。具体就是通过控制PWM的占空比控制亮灭程度。绘制PWM波的步骤就是，首先灯是在第一个时钟周期保持高电平熄灭状态，在第二个时钟周期保持1/10个时钟周期的低电平，其余都是高电平。在第3个时钟周期保持2/10的低电平，剩余都是高电平，依次绘制下去直到第11个时钟周期在一个周期内都是

sendmeasong_ying·2024-01-31 07:47

FPGA芯片的可重构技术

FPGA可重构技术就是通过上位机控制在FPGA运行过程中加载不同的Bitstream文件，FPGA芯片根据文件内的不同逻辑将内部的资源全部或部分进行重新配置以达到多种功能任务动态切换的目标，从而提高了使用

程老师讲FPGA·2024-01-31 07:13

国内外FPGA主要厂商和其主要芯片

前言随着人工智能的普及，在落地过程中由于需要实时处理大批量的图片和视频数据，在硬件设计过程中，fpga都会作为硬件架构中的周转，所以近年来fpga工程师的需求越来越大，本文旨在归纳一下目前市场主流的fpga

程老师讲FPGA·2024-01-31 07:13

FPGA学习日志：Verilog仿真文件的写法

目录一、Verilog与仿真1.1Verilog的概念1.2仿真与仿真文件1.3仿真的重要性二、Verilog仿真文件的写法2.1搭建模块2.2标记模块名称2.3定义输入输出变量2.4初始化initial代码段2.5一些注意事项三、仿真文件编码实践-三八译码器3.1测试文件3.2仿真文件一、Verilog与仿真1.1Verilog的概念Verilog是一种硬件描述语言（HardwareDescri

长安er·2024-01-31 04:43

给大家推荐一款非常好用的双路FOC开发板(AuroraFOC)

作者：公众号FPGA之旅二.PCB介绍STM32F405RGT6主控两路FOC电机驱动，支持MR30和SH1.0两种接口，四路电流采样电路,两路SPI/IIC编码器接口USB接口CAN接口外部FL

FPGA之旅·2024-01-30 21:06

旋转编码器SIQ-02FVS3驱动(AuroraFOC)

开发环境STM32CubeMXHAL库Clion作者:FPGA之旅(ValentineHP)二.原理(图)介绍旋转编码器按键原理图如下，它有左旋转、右旋转和按下这三种状态。

FPGA之旅·2024-01-30 21:06

嵌牛6

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88775286【嵌牛导读】本文是TCP发送

李泽浩·2024-01-30 20:39

【INTEL（ALTERA）】为什么 niosv-download 实用程序无法下载 NiosV 处理器应用程序 ELF 文件

说明当您执行以下任务时，英特尔®Quartus®PrimeProEdition软件版本21.3和21.4中会显示以下错误消息：使用niosv-download实用程序将Nios®V处理器应用程序ELF文件下载到英特尔®FPGAs

神仙约架·2024-01-30 15:44

【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4中存在问题，您可能会看到JESD204C英特尔®FPGAIP绑定硬件设计有时会在启动时无法链接。

神仙约架·2024-01-30 15:44

[视频处理]关于视频处理的多画面样式

后续补充文章【图像处理】使用FPGA实现视频多画面的方案多画面样式

神仙约架·2024-01-30 15:43

【INTEL（ALTERA）】为什么 F-tile Serial Lite IV FPGA IP 设计示例会失败

说明由于IntelAgilex®7FPGAI系列收发器-SoC开发套件的时钟控制器GUI存在问题，当您需要配置芯片Si5332的OUT1时钟频率时，您可能会发现F-tileSerialLiteIV英特尔

神仙约架·2024-01-30 15:07

现代数字信号处理介绍

实现验证方式有DSP，FPGA，以及PC端matlab仿真，python仿真方法加我微信hezkz17，可申请加入数字音频系统研究开发交流答疑群。

周南音频科技教育学院(AI湖湘学派)·2024-01-30 12:22

03 Verilog HDL 语法

VerilogHDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值，

lf282481431·2024-01-30 12:41

2024 IC FPGA 岗位校招面试记录

本人的话，研究生期间所做的项目都是跟FPGA相关，并未参与ASIC芯片设计相关的项目。HR面试不记录在内，只记录跟技术面沾边的一些问题。联发科技实习一面岗位：I

在路上-正出发·2024-01-30 11:04

STM32与FPGA实现以太网功能--ping

②FPGA与88E6320的另一个RMII接口连接，使用UDP实现业务数据传输。③stm32与FPGA中MAC地址不同，但是IP使用相同结果：1、在局域网点对点通信正常。

weixin_41719055·2024-01-30 09:37

新手如何学习学嵌入式开发？

这个问题相信是困扰所有嵌入式初学者的难题，下面的内容是嵌入式学习必学的：C语言;C++;操作系统;计算机组成原理;linux编程;51单片机;arm;硬件编程语言(FPGA);模拟电路&数字电路。

华清远见成都中心·2024-01-30 08:56

嵌入式开发需要学mysql吗_学习嵌入式开发需要学习哪些课程？如何学习？

所学习的内容会有所区别，但是无论是哪个方向，学习嵌入式开发的必学课程有：一：嵌入式开发的必学课程1、C语言2、C++3、操作系统4、计算机组成原理5、linux编程6、51单片机7、arm8、硬件编程语言(FPGA

jimwalk2014·2024-01-30 08:55

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）首先我们知道FPGA可以实现充当完整微处理器的逻辑，并且提供许多灵活性选项。下图体现出FPGA器件为何是现场可编辑门阵列器件。

硬件嘟嘟嘟·2024-01-30 08:53

应届生把FPGA学到什么程度可以找工作？

在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？

宸极FPGA_IC·2024-01-30 08:13

对嵌入式FPGA的详解

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。换句话说，eFPG

C123001·2024-01-30 08:42

学fpga和还是嵌入式?

2、FPGA：它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克

宸极FPGA_IC·2024-01-30 08:40

filenet市值将在2023年超过比特币，区块链有ipfs会更好

从2008年比特币诞生之初开始，数字货币的“挖矿”经历了五个时代：CPU挖矿，GPU挖矿，FPGA挖矿，ASIC挖矿，大规模集群挖矿。

区小楼·2024-01-30 07:35

基于FPGA实现Aurora高速串行接口

0本文目录1）Aurora简介2）FPGA简介3）系统设计4）逻辑设计5）模块设计6）AuroraIP核简介7）AuroraIP核定制8）Aurora协议特点9）结束语1Aurora简介1）采用并行方式传输高速的数据流有很多设计难点

宁静致远dream·2024-01-30 07:49

FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中，本次实验采用的是Custom（自定义模式）。LineRate（行速率）选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s，本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250

小五头·2024-01-30 07:14

R语言入门笔记1.9

列表向量的元素要求是同类型，列表则可以组合不同类型的元素。>j=list(name="Joe",salary=55000,union=T)#包含等字符串，数字等>j$name[1]"Joe"$salary[1]55000$union[1]TRUE>students=list(names=c("Tom","Ammy","BioInfoCloud"),ID=c(1,2,3))>students$nam

Mrji1995·2024-01-30 00:46

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA

YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。

Pilgrim2017·2024-01-29 15:16

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。

岁岁人如旧·2024-01-29 13:10

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。

wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂

FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1

wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM

shenlansee·2024-01-29 13:37

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO

一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，

初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。

FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2

小时姐姐·2024-01-29 13:04

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时

m0_54472634·2024-01-29 13:33

推荐频道

FPGA入门笔记