E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习总结
【INTEL(ALTERA)】为什么在编译 HDMI 英特尔®
FPGA
IP设计示例 VHDL 变体时看到错误 (13879)?
说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题,您在编译HDMI英特尔®
FPGA
IP设计示例的VHDL变体时可能会看到以下错误:错误(13879):VHDL绑定指示
神仙约架
·
2024-02-07 04:25
INTEL(ALTERA)
FPGA
fpga开发
13879
HDMI
form builder
学习总结
整理
目录目录fromsbuilder学习笔记总结:一formBuilder基础知识点(和必备知识)1.1formBuilder的基本对象和功能1.2form对象之间的层次关系1.3常用触发器1.3.1表单层次的触发器1.3.2数据块层次的触发器1.3.3项层次的触发器1.4plsql设置主键自增方式1.4.1创建序列(sequence)1.4.2创建触发器1.4.3添加信息数据自增二新建form实现增
loveforever__
·
2024-02-07 01:16
学习
oracle
2.6
学习总结
2.61.蓝桥公园2.路径3.打印路径4.【模板】FloydFloyd算法:是一种多源的最短路径算法,经过一次计算可以得到任意两个点之间的最短路径。这种算法是基于动态规划的思想:m[i][j]表示从i到j这条边的距离,dp[k][i][j]表示从i到j且经过{0,1,...,k-1}中若干点的最短路径。那么转移方程就就是dp[k][i][j]=min(dp[k−1][i][j],dp[k−1][i
啊这泪目了
·
2024-02-07 01:14
学习
2.5
学习总结
2.51.传纸条2.装箱问题3.开心的金明4.传球游戏5.修改数组6.对局匹配7.刷题统计传纸条https://www.luogu.com.cn/problem/P1006题目描述小渊和小轩是好朋友也是同班同学,他们在一起总有谈不完的话题。一次素质拓展活动中,班上同学安排坐成一个�m行�n列的矩阵,而小渊和小轩被安排在矩阵对角线的两端,因此,他们就无法直接交谈了。幸运的是,他们可以通过传纸条来进行
啊这泪目了
·
2024-02-07 01:42
学习
学习总结
(2024/2/6)
P2386放苹果题目描述把m个同样的苹果放在n个同样的盘子里,允许有的盘子空着不放,问共有多少种不同的分法。(5,1,15,1,1和1,1,51,1,5是同一种方法)输入格式第一行是测试数据的数目t,以下每行均包括二个整数m和n,以空格分开。输出格式对输入的每组数据m和n,用一行输出相应的结果。输入输出样例输入173输出8输入3324327输出242说明/提示对于所有数据,保证:1≤m,n≤10,
chilling heart
·
2024-02-06 23:10
学习
2024/1/31
学习总结
今日刷题自然数的拆分自然数的拆分问题题目描述任何一个大于$1$的自然数$n$,总可以拆分成若干个小于$n$的自然数之和。现在给你一个自然数$n$,要求你求出$n$的拆分成一些数字的和。每个拆分后的序列中的数字从小到大排序。然后你需要输出这些序列,其中字典序小的序列需要优先输出。输入格式输入:待拆分的自然数$n$。输出格式输出:若干数的加法式子。样例样例输入7样例输出1+1+1+1+1+1+11+1
chilling heart
·
2024-02-06 23:09
学习
算法
数据结构
2022年5月4日
学习总结
春蕾第三幼儿园李朋一、感悟随着孩子的成长,感觉总有一种判逆的心理,我越是不让他做的事,他总有去尝试的心理。并且事后的结果我总给予他两个字:活该。现在反过来想,当他听到我的话是什么样的心情呢?忽然心疼了起来。二、新知1.给孩子树立榜样,孩子是看着父母的行为在成长。做父母的必须做到2点:榜样到位,环境到位。2.不用武力解决问题,问题解决的速度越快那他发生的频率就会越高,我们要认真用心的对待孩子成长中的
春来_6001
·
2024-02-06 22:44
爬虫之xpath/BeautifulSoup/re 基础
学习总结
(一)
背景:小白,没有计算机基础,只学过python基础语法。大二,目前因为感兴趣所以先学着。开始学习爬虫,记录学习情况,这是我的第一篇文章,存在诸多不足,如果偶尔看见这篇文章,欢迎各位批评指正,也可以对我的学习给予一些建议。现在就是看成套的视频教程学习,过一段时间准备买崔庆才老师的《python3:网络爬虫开发实战》学习正文:1.首先是导入模块,三种都需要导入requests库:importreque
流动的白沙
·
2024-02-06 20:10
爬虫
python
Vivado FIR IP核的使用
⭐️作者简介:小瑞同学,主要学习
FPGA
、信号处理、通信等。个人主页:小瑞同学的博客主页个人信条:越努力,越幸运!
hi小瑞同学
·
2024-02-06 20:09
#
Vivado
IP核配置
fpga开发
信号处理
matlab
信息与通信
vivado中IP核调用方法简介
、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境,可以用于
FPGA
Simuworld
·
2024-02-06 20:37
#
FPGA
fpga开发
vivado
IP核调用
Vivado Digilent IP核
最近在做
FPGA
的视频处理,学习中看见大佬使用现成的IP核会方便很多,其中就包括DynamicclockgeneratorIP核,根据视频分辨率不同产生动态时钟脉冲的IP核,可以说是相当的方便了,Dynamic
艾利芬特
·
2024-02-06 20:37
fpga开发
阿里云异构计算类云服务器介绍(GPU云服务器、
FPGA
云服务器等)
阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系,助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总
·
2024-02-06 20:28
Bootstrap
学习总结
笔记(16)-- 基本插件之模态对话框
Bootstrap自带了很多JQuery插件,给用户做前端开发提供了很大的方便。对于每一个插件,有2种引用方式:一是单独引用,即使用Bootstrap的单独*.js文件,这种方式需要注意的是一些插件和CSS组件可能依赖其他插件,所以单独引用的时候,需要弄清楚这种包含关系一并引用;二是直接引用完整的bootstrap.js或者压缩版的bootstrap.min.js,需要注意的是不能同时引用这2个文
kikay
·
2024-02-06 19:01
Bootstrap
bootstrap
模态对话框
2018-04-15
FPGA
Kernel Log
AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable,以便在kernel中通过printf函数进行debug,这是AMD的一个扩展。printf还可以直接打印出float4这样的向量,比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus
·
2024-02-06 18:14
FPGA
快速入门路径
适合新手的
FPGA
入门路径总体路径规划基础学习-verilog语言verilog语言学习,推荐verilog数字系统设计一书,讲解比较详实和全面。
zuoph
·
2024-02-06 18:14
FPGA+人工智能
电子技术
fpga开发
硬件工程
FPGA
-学习路径(更新中)
目前我还在入门
FPGA
,我想写下我的学习路径,仅供参考,希望帮到更多的人,也希望大家多多指教。
班花i
·
2024-02-06 18:14
FPGA
fpga
FPGA
学习笔记
FPGA
和ASIC
FPGA
(FieldProgrammableGateArray)现场可编程逻辑门阵列,ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多
·
2024-02-06 18:11
fpga开发
学习
数字电路实验二:
FPGA
实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码->格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路
数字电路实验报告二实验环境与仪器实验环境实验时间:2022.11.10地点:教学大楼A412气温:22℃实验仪器示波器/逻辑分析仪MSO5354
FPGA
实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui
·
2024-02-06 16:12
硬件工程
区块链第4次
学习总结
----为什么区块链会分叉
前言:csdn论坛对博文内容审核严格,敏感词太多,导致博文往往被误判是违规而无法发布,所以已经很长时间没有更新博客了。但是学习和研究是一个长期的过程,坚持学习才能看到希望。这段时间疫情反复,大部分时间只能居家,想起战火纷飞的战争年代,前辈学者在那么艰苦的环境下都没有中断学术研究,依然坚持做学问搞科学,我辈岂能不效仿?疫情期间减少外出,正好可以利用这段时间写一些博客。另外,我计划录一些区块链视频放到
zsheep
·
2024-02-06 16:12
区块链
区块链
比特币
数字货币
数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、
fpga
各种虚拟门特性及边沿检测器
软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容(1)测量4联装7段数码管管脚功能(2)测量74LS00与非门管脚功能与门延迟(使用传统实验箱)(3)74LS197产生测试信号(使用
FPGA
thinkerhui
·
2024-02-06 16:41
硬件工程
React+Antd+Axios
学习总结
一.一些基本概念关于Node。Node.js是一个JavaScript的运行环境,可以让JavaScript运行在服务端。Node让JS也可以写网站后台程序,可以搭建WEB服务器。(上面是我胡说的我其实并不知道它是怎么回事。)关于ES6。ECMAScript6(以下简称ES6)是JavaScript语言的下一代标准。React默认把ES6做为首选标准,其写法可能同以往不太一样。let,const,
Java全栈研发大联盟
·
2024-02-06 11:40
React
本周
学习总结
一.把token设置到请求头中加一个httprequest拦截器通过window.localStorage.getItem("accessToken")来获取token的value通过config.headers.accessToken=token;将token放到请求头发送给服务器,放在请求头中//httprequest拦截器添加一个请求拦截器axios.interceptors.request
源刃
·
2024-02-06 08:07
笔记
记录
大数据
vivado在线调试、在线抓波形方法
7、点击program下载到
FPGA
,双
千寻xun
·
2024-02-06 08:18
FPGA
fpga开发
【基于
FPGA
的可调数字钟设计】
基于
FPGA
的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁,我国芯片行业迎来了一波发展的浪潮,
FPGA
这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水
·
2024-02-06 08:48
fpga开发
VIVADO烧录之FLASH W25Q128JVSIQ
平台:vivado2017.4
FPGA
芯片:XC7K325T-2FFG676Flash芯片:w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO
·
2024-02-06 08:48
FPGA
FLASH
fpga开发
Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行
FPGA
程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
FPGA
学习记录-Vivado工程创建、仿真、编译
目录前言工程创建工程仿真引脚配置编译前言本系列文章作为对特权同学《深入浅出玩转
FPGA
》课程学习的记录,对课程内容进行总结,比记录遇到的问题与解决办法,以此见证个人
FPGA
学习历程。
zoeybbb
·
2024-02-06 08:17
Vivado
FPGA
Xilinx
fpga开发
学习
基于
FPGA
的多功能数字时钟设计报告
作品基于intelCycloneIVEEP4CE10F17C8
FPGA
板卡,主要开发环境为QuartusⅡ,编程并实现了多功能温湿度电子钟。
马泽骞
·
2024-02-06 08:47
FPGA设计案列
fpga开发
vivado在远程服务器上完成本地设备的程序烧写和调试(vivado远程调试)
vivado远程调试目录1概述2本地设置3远程服务器设置1概述本文用于描述
FPGA
开发过程中,使用远程服务器时,直接在远程服务器连接到本地设备进行程序的烧写和调试的过程。
风中月隐
·
2024-02-06 08:47
FPGA
FPGA
VIVADO
烧写与调试
远程调试
服务器
【Verilog HDL设计】基于
FPGA
的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
基于
FPGA
的可调数字钟设计
在此特别感谢哔站up主甘第发布的
FPGA
企业实训课(基于
FPGA
的数字钟设计)教学视频,让一个
FPGA
小白开始了第一个
FPGA
设计开发流程。
以安_wjf
·
2024-02-06 08:45
课程设计
fpga开发
在线逻辑分析仪的使用
待测设计(DesignUnderTest,DUT)就是用户逻辑,它和片内的在线逻辑分析仪都位于
FPGA
中。
m0_46521579
·
2024-02-06 08:14
ZYNQ
fpga开发
在 Vivado 将程序烧写固化到 flash
通常对
FPGA
下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件,而
FPGA
开发板要想工作,需要将该文件烧写进
FPGA
芯片中。
Linest-5
·
2024-02-06 08:44
Vivado
Vivado
flash
程序固化
Xilinx
fpga开发
Vivado-基于下载器的程序加载与烧写
VIVADO->OpenHardwareManager",如图所示:(3)采集卡上电,在菜单栏选择"Tools->AutoConnect",如图所示:(4)下载器连接电脑与采集卡成功,如图所示:(5)右键点击
FPGA
行走的路人啊
·
2024-02-06 08:13
开发工具的使用
xilinx
FPGA
在线调试方法总结(vivado+ila+vio)
本文主要介绍xilinx
FPGA
开发过程中常用的调试方法,包括ILA、VIO和TCL命令等等,详细介绍了如何使用。
jk_101
·
2024-02-06 08:13
FPGA
fpga开发
Vivado开发
FPGA
使用流程、教程 verilog(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发
FPGA
流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【
FPGA
】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
可跳转至Step5)Vivado介绍Step1:进入官网Step2:注册账号Step3:进入下载页面Step4:下载安装包Step5:安装Step6:等待软件安装完成安装完成Vivado介绍Vivado是
FPGA
柠檬叶子C
·
2024-02-06 08:11
FPGA玩板子记录
fpga开发
Vivado
FPGA
多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设
专业:通信工程学号:__姓名:龚易乾___指导老师:电子与信息工程学院2023年2月有任何疑问可以联系邮箱:
[email protected]
项目仓库地址:https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与仿真工具,掌握多路选择器、N进制计数器、显示译码电路、开关电路、按键等电路的设计和调试方法。加
CodeAlan
·
2024-02-06 08:41
FPGA
Quartus
多功能数字时钟
fpga开发
[
FPGA
开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用
约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择4.2缺少LTX文件4.3ILA无时钟参考文档1简介在
FPGA
蚂蚁cd
·
2024-02-06 08:41
FPGA开发工具使用总结
fpga开发
FPGA
编程入门:Quartus II 设计1位全加器
FPGA
编程入门:QuartusII设计1位全加器一、半加器和1位全加器原理(一)半加器(二)1位全加器二、实验目的三、QuartusII设计半加器(一)新建工程(二)创建原理图(三)将设计项目设置成可调用的元件
一只特立独行的猪 ️
·
2024-02-06 07:06
FPGA学习笔记
fpga开发
day2
学习总结
0613
01-运算符分为:算术运算符、比较运算符、赋值运算符、逻辑运算符1.1比较运算符:>、=、y:如果x大于y结果就是True,否则结果是False;print(10>5)x'avc')#字符串不是比较传递长度,是比较字符对于的Unicode值,从左到右开始.x>=y:如果x小于或者等于y结果就是True,否则结果是False;print(10=10)x==y:比较x和y是否相等,如果相等就是True
星星曦馨
·
2024-02-06 07:56
【调试小诀窍】SD卡镜像启动过程中如何第一时间获取
FPGA
配置状态?以及如何定位
FPGA
配置失败原因?
如果用户参考Intel教程EmbeddedLinuxBeginnersGuide制作SD卡image,那么
FPGA
配置文件(.rbf)是在uboot阶段被加载。
Terasic友晶科技
·
2024-02-06 07:36
【soc
fpga
开发】
fpga开发
arm开发
soc
fpga
如何将SD卡众多文件打包成一个.img文件方便Windows的Windisk32工具一键烧写?
相信不少SOC
FPGA
用户在第一次设计SD卡image时都参考过Intel的经典教程EmbeddedLinuxBeginnerSGuide,教程里面演示制作SD卡image时,需要将SD卡手动分成3分区
Terasic友晶科技
·
2024-02-06 07:36
【soc
fpga
开发】
fpga开发
arm开发
linux
soc
fpga
开发
Mysql
学习总结
十四:触发器
Mysql
学习总结
十四:触发器1、触发器概述2、触发器的创建2.1创建触发器语法2.2代码举例3、查看、删除触发器3.1查看触发器3.2删除触发器1、触发器概述 在实际开发中,我们经常会遇到这样的情况
koping_wu
·
2024-02-06 07:36
数据库
mysql
数据库
学习
【
FPGA
开源项目分享】街机弹球机的模拟
今天继续康奈尔大学
FPGA
课程ECE5760的典型案例分享——街机弹球机的模拟。
Terasic友晶科技
·
2024-02-06 07:05
【FPGA开源项目分享】
fpga开发
【友晶科技】基于
FPGA
的贪吃蛇游戏设计(八)——状态机设计
1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行,但在实际工程中,不仅需要并行执行电路,偶尔也会遇到需要串行执行的电路。这时候可以选择有限状态机FSM(FiniteStateMachine)来实现。状态机由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。有限状态机主要分为2大类:Me
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
【友晶科技】基于
FPGA
和ADV7123的VGA彩条显示(DE10-Standard、DE1-SOC、DE2-115)
前面推送过《基于权电阻网络的VGA彩条显示》文章,里面介绍的是DE0-CV和DE10-Lite开发板基于权电阻网络的VGA彩条显示的设计。今天将介绍DE10-Standard开发板基于ADV7123芯片(替换权电阻网络)的VGA彩条显示的设计。下面我们先从ADV7123芯片开始讲解。(关于VGA接口定义、行同步和场同步、分辨率、像素时钟计算等相关知识参见《基于权电阻网络的VGA彩条显示》,此篇不再
Terasic友晶科技
·
2024-02-06 07:35
DE2-115
DE10-Standard
DE1-SOC
fpga开发
科技
当复古游戏遇上
FPGA
又能擦出怎样的火花?
MiSTer是一个由来自世界各地游戏爱好者开发的免费开源项目,其主要目标是使用现代硬件(
FPGA
开发板)重新创建各
Terasic友晶科技
·
2024-02-06 07:35
【FPGA开源项目分享】
DE10-Nano
fpga开发
游戏
【友晶科技】基于
FPGA
的贪吃蛇游戏设计(二)——数码管驱动模块
共阴极数码管是7个LED的阴极端一起接地,每个阳极端单独连接到控制端(比如接到
FPGA
的GPIOpin)。共阴极数
Terasic友晶科技
·
2024-02-06 07:05
DE10-Standard
DE2-115
DE1-SOC
fpga开发
游戏
【友晶】基于
FPGA
的贪吃蛇游戏设计(七)——食物(苹果)的产生
食物产生模块完成的任务是:每次初始化就给定一个食物坐标比如(24,10),然后蛇运动的过程中用蛇头坐标跟食物坐标对比是否重合来判断是否吃掉了食物,如果相同食物就被吃掉,然后由随机数产生新的食物坐标。单元划分蛇要吃掉的食物大小为16*16个像素(蛇头大小也是16*16,蛇身每一节大小也是16*16)。显示器分辨率是640*480,假设16*16算作一个单元,那么640*480可以看作是40*30个单
Terasic友晶科技
·
2024-02-06 07:05
DE10-Standard
DE1-SOC
DE2-115
fpga开发
游戏
科技
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他