FPGA学习教程

热更新方案 HybridCLR 学习教程 |（一）原理及准备工作

文章目录热更新方案HybridCLR学习教程（一）HybridCLR原理及准备工作前言一、学前准备1.1资源下载1.2文档参考学习二、关于HybridCLR2.1HybridCLR特性：2.2HybridCLR
呆呆敲代码的小Y·2023-04-17 10:11

FPGA基于XDMA实现PCIE X4通信方案 提供工程源码和QT上位机程序和技术支持

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案5、vivado工程详解6、驱动安装7、QT上位机软件8、上板调试验证9、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所
9527华安·2023-04-17 07:00

基于 Verilog HDL 设计真彩图的灰度处理模块

引言FPGA比较擅长的是作定点数整数运算，那么对于带有小数部分的乘加运算。一般都选择先扩大若干倍，而后将运算结果缩小若干倍实现。
在路上-正出发·2023-04-17 07:28

FPGA之数码管动态显示

实现数码管动态计数，每隔0.1秒计数一次数码管连接方式不同分为共阴极数码管和共阳极数码管。数码管引脚：上图两个com引脚实际是连在一起的，其他引脚的公共端，称为位选，位选的高低电平决定改数码管能否点亮，其他管脚为段选信号，决定数码管上哪个二极管发光。共阴极数码管连接方式共阳极数码管连接方式：共阳八段极数码管真值表数码管原理图以第五个数码管为例，LEDSEGCH6通过470R的电阻连接到Q6三极管的
yijiancmy·2023-04-17 03:45

Verilog语法之常量

转自于知乎罗成的文章添加链接描述本文首发于微信公众号“花蚂蚁”，想要学习FPGA及Verilog的同学可以关注一下。
yijiancmy·2023-04-17 03:45

FPGA 串口中断_基于FPGA的轻量级RISCV SoC

项目来源：2019年第三届全国大学生FPGA创新设计竞赛一、设计概述1.1设计目的随着以RISC-V(RISC,精简指令集计算机;V表示为第五代)为代表的新型开源ISA(instructionsetarchitecture
weixin_39517241·2023-04-17 02:40

基于FPGA的RISC_V五级流水设计----初章

RISC_V设计RISC_V是现在非常火的一种新处理器架构，而RISC_V指令系统是开源的，其开源化的发展相比与ARM更加受到人们青睐。我的这次设计参考**计算机组成与设计（Risc_v)**一书.risc_v有32位和64位，有单周期和流水线。本次设计为五级流水设计。设计中问题或者需要源码的可以留言。确定指令集系统完整的指令非常多，而我们初学者只需要把每个类型的指令包含即可。大致有R型、I型、S
fpga curry·2023-04-17 02:10

fpga risc-v

https://blog.csdn.net/weixin_45459370/article/details/113849978FPGA学习日志坚持每天写总结2021.2.18Risc-V学习FPGA学习日志前言一
jack_201316888·2023-04-17 02:10

基于FPGA平台RISCV架构的SOC应用系统设计2

基于FPGA平台RISCV架构的SOC应用系统设计2本系列文章是参加第四届“复微杯”全国大学生电子设计大赛FPGA赛道的作品，该平台基于RISCV，要求在FPGA平台可以实现指令执行，设计思路清晰，具体如下
skyer_lhb·2023-04-17 02:08

基于RISC-V指令集的CPU设计和FPGA实现（一）

概述实现该32位CPU为哈尔滨工业大学（深圳）大二小学期的实验，基于RISC-V的指令集架构和Xilinx开发板（XC7A100T-1FGG484C）开发的FPGA处理器。
巴浪·高斯·2023-04-17 01:35

基于RISC-V指令集的CPU设计和FPGA实现（三）

CPU设计首先参考黑书的CPU（64位）设计：其将指令的获取和执行分为：取值IF、译码ID、执行EX、访存MEM、写回WB五个阶段，虽然这些分层更多是为了流水线的实现做准备，但是了解这些并且按照分模块的思想有助于代码的编写的功能的实现（当时一气呵成后除了数码管管脚写反外基本没出什么错误）在黑书中是循序渐进的引出这些器件和这个架构的，这里限于篇幅就直接将所有部件和结构阐述出来。CPU主要构件CPU的
巴浪·高斯·2023-04-17 01:35

基于FPGA平台RISCV架构的SOC应用系统设计3

基于FPGA平台RISCV架构的SOC应用系统设计3本系列文章是参加第四届“复微杯”全国大学生电子设计大赛FPGA赛道的作品，该平台基于RISCV，要求在FPGA平台可以实现指令执行，设计思路清晰，具体如下
skyer_lhb·2023-04-17 01:35

Intel/Altera 系列FPGA简介

概述自从Altera被Intel收购后，似乎放弃了整个中国市场，Altera市场占有率被其他FPGA厂家所侵蚀，国内目前还有一些公司用Altera的FPGA（CPLD居多），所以今天我们再去了解一下IntelFPGA
碎碎思·2023-04-17 00:42

EDA基础概念

EDA基础概念EDA和CADCAD工具EDA工具EDA技术实现目标可编程逻辑器件简称PLD发展历程FPGA简介CPLD简介FPGA和CPLD区别是否需要同时学习FPGA和CPLDXilinx（赛灵思）公司介绍
一只嵌入式爱好者·2023-04-17 00:41

Jasperreports+jaspersoft studio学习教程（四）- JDBC向导作为数据源填充数据

4.1在studio工具中可以直接连接数据库，利用sql语句检索。创建数据库，并建表本教程使用mysql5.5+SQLyog工具，若没有安装，请百度自行安装，创建DemoReport数据库，并将user_tab表，注入数据如下：image.png4.2在studio工具中新建JDBC数据源image.png然后Next，选择DatabaseJDBCConnection.image.pngimage
Mark_ZSQ·2023-04-16 21:04

SAP UI5 应用开发教程之九十三 - 基于 JSONModel 数据模型的列表控件显示数据的深入讨论

一套适合SAPUI5初学者循序渐进的学习教程作者简介JerryWang，2007年从电子科技大学计算机专业硕士毕业后加入SAP成都研究院工作至今。Jerry是SAP社区导师，SAP中国技术大使。
JerryWang_汪子熙·2023-04-16 18:10

基于DSP+FPGA的多轴运动控制平台（一）硬件设计

2实验平台总体方案与硬件设计2.1.1实验平台的功能需求分析针对便于多轴运动控制技术的研究，培养此方面技术的人才，实验平台应能对多轴运动实现高速高精度的控制效果，同时保证系统开放性和兼容多种算法及参数的运行。实验过程契合实际工作过程，完成控制系统设计前应先进行软件仿真以验证其有效性。深入研究控制平台核心控制算法，能够完成经典常用的插补算法、加减速算法运行，同时与较新的速度前瞻算法与曲线拟合预处理算
深圳信迈科技DSP+ARM+FPGA·2023-04-16 16:22

基于 DSP+FPGA+1553B总线的水下信息融合系统的设计

在一个大型水下系统中，针对不同分系统的特性，通常采用不同的通信协议。串行通信具有抗干扰能力强，传输距离远等特点，适用于需要远距离通信的分系统；MIL-STD-1553B总线在传输方面具有极强的可靠性和实时性，适用于对信号准确性和实时性要求高的惯导及发控分系统[1]。DSP可以快速处理数据且具有较高的集成性和稳定性，目前已成为控制领域主流的处理芯片[2]。但DSP的片内通信资源有限且固定，会导致系统
深圳信迈科技DSP+ARM+FPGA·2023-04-16 16:50

Lattice FPGA ---IP应用总结之“serdes”

目录1.Latticeserdes结构：2.serdes接口：3.serdes配置：4.serdes调试工具及调试方法：5.在Diamond里面插入serdes调试核，在线调试serdes：1.Latticeserdes结构：2.serdes接口：3.serdes配置：4.serdes调试工具及调试方法：第一步.打开PCSip，使能serdes调试口：第二步.在reveal里面添加serdes调试
showtime1226·2023-04-16 16:36

SERDES关键技术总结

Xilinx公司的许多FPGA已经内置了一个或多个MGT（M
那么菜·2023-04-16 15:02

用FPGA收发器(SERDES)编解码HDMI

本文介绍了如何采用FPGA的SERDES及VHDL模块，建立在不同HDMI分辨率（480p、720p、1080p、1080i）之间自动切换的HDMI编解码器。
炫视科技·2023-04-16 15:32

高速Serdes技术（FPGA领域应用）

目录引入一、Serdes（概念-历程）1、概念2、技术现状3、发展历程二、Serdes结构三、在FPGA领域中的运用四、Serdes跟Lvds的关系五、Xilinx有关serdes的文档六、参考文献引入回顾接口技术发展历史
千歌叹尽执夏·2023-04-16 15:31

Go语言学习教程（八）

一、goto*goto是Go语言中的一个关键字*goto让编译器执行时跳转到特定位置*Loop是标记名(Label),名称任意,习惯上名称为Loopfmt.Println("执行程序")i:=6ifi==6{gotoLoop}fmt.Println("if下面输出")Loop:fmt.Println("loop")*可以有多个,但是标签(Labal)定义了就必须使用二、切片*切片的英文名称slic
小陈工·2023-04-16 15:07

关于FPGA（Vivado）后仿真相关问题的探讨

FPGA后仿真时，相比于功能仿真增加了门延时和布线延时，相对于门级仿真增加了布线延时，因此后仿真相比于功能仿真具有不同的特点。下面所示的代码在功能仿真时是正确的的，但在后仿真时，似乎是有问题的。
一只迷茫的小狗·2023-04-16 11:29

【C++STL精讲】string类的基本使用与常用接口

本文收录于C++系列，本专栏主要内容为C++初阶、C++进阶、STL详解等，专为大学生打造全套C++学习教程，持续更新
花想云(西安第一深情)·2023-04-16 09:33

基于FPGA的ADS1256讲解

得到与原始信号近似的离散的数字量，用数字信号以bit位单位编码量化表示原始信号，这种量化目前由ADC（模数转换）芯片的硬件实现，对芯片的控制可以根据系统特占通过DSP（数字信号处理器）、ASIC（专用集成电路）和FPGA
酒后敲代码·2023-04-16 09:19

FPGA万花筒之(十三）:Verilog 连续赋值、过程赋值、过程性连续赋值

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/107084800909【嵌牛导读】FPGA
张俸玺20012100022·2023-04-16 06:08

FPGA代做-基于FPGA的QPSK实现

FPGA代做-基于FPGA的QPSK实现第一章课题研究意义和发展前景OQPSK调制技术是一种恒包络调制技术，受系统非线性影响小，具有较高的带宽利用率和功率利用率，在卫星环境、无线环境下得到广泛应用。
火点宝贝·2023-04-16 06:48

安装stable-diffusion时遇到卡的情况

安装过程中，假如出现Installinggfpgan并且卡了很久不动，见下图：遇到这个情况，怎么解决呢？
selifecn·2023-04-16 01:57

基于 VITA57.4 标准的双通道 5.2GSPS（或单通道 10.4GSPS）射频采样 FMC+子卡模块

FMC140是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC+标准，符合VITA57.4规范，可以作为一个理想的IO模块耦合至FPGA
北京青翼科技·2023-04-15 22:56

基于 VITA57.1 的 2 路 125MSPS AD 采集、2 路 250MSPS DA 回放 FMC 子卡模块

该模块遵循VITA57.1规范，可直接与符合VITA57.1规范的FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9268芯片，板卡DAC器件采用ADI公司的AD9747芯片。
北京青翼科技·2023-04-15 22:56

基于 VITA57.4 标准的双通道 5.2GSPS（或单通道 10.4GSPS）射频采样 FMC+子卡模块

FMC140是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC+标准，符合VITA57.4规范，可以作为一个理想的IO模块耦合至FPGA
北京青翼科技·2023-04-15 22:25

基于 VITA57.4 标准的单通道 6GSPS 12 位采样 ADC，单通道 6GSPS 16 位采样 DAC 子卡模块

3.2GSPS）采样率的12位AD采集、单通道6GSPS（或配置成2通道3GSPS）采样率16位DA输出子卡模块，该板卡为FMC+标准，符合VITA57.4规范，该模块可以作为一个理想的IO单元耦合至FPGA
北京青翼科技·2023-04-15 22:21

UE4 蓝图入门学习笔记

UE4学习途径官方文档https://docs.unrealengine.com/4.27/zh-CN/官方在线学习平台视频教程（注意视频下方的cc，点击会有中文字幕）哔哩哔哩相关书籍：完全学习教程，UE4
Just_DevG·2023-04-15 21:55

2020-03-26

再对比学习教程，也就一年而已，很多画法我个人不太喜欢，所以不太愿意去临摹，很多基础我基本掌握，所以我知
九木里·2023-04-15 21:17

【C++STL精讲】vector的基本使用与常用接口

本文收录于C++系列，本专栏主要内容为C++初阶、C++进阶、STL详解等，专为大学生打造全套C++学习教程，持续更新！
花想云(西安第一深情)·2023-04-15 21:11

再谈异构计算CPU+GPU

常见的计算单元类别包括CPU、GPU等协处理器、DSP、ASIC、FPGA等。
cnstartech·2023-04-15 20:23

简单FPGA设计开发流程

File-New-VerilogHDLFile模块名、verilog文件名、工程名三者保持一致二、分配引脚菜单栏图标-PinPlanner菜单栏图标三、综合-映射-编译按顺序双击任务窗口编译完成后出现可下载到FPGA
阿瓦隆抵抗组织·2023-04-15 18:00

基于vivado（语言Verilog）的FPGA学习（4）——FPGA选择题总结（针对华为逻辑岗实习笔试）

基于vivado（语言Verilog）的FPGA学习（4）——FPGA选择题总结文章目录基于vivado（语言Verilog）的FPGA学习（4）——FPGA选择题总结1.消除险象2.建立时间和保持时间
小草莓爸爸·2023-04-15 16:49

基于vivado（语言Verilog）的FPGA学习（5）——跨时钟处理

基于vivado（语言Verilog）的FPGA学习（5）——跨时钟处理1.为什么要解决跨时钟处理问题慢时钟到快时钟一般都不需要处理，关键需要解决从快时钟到慢时钟的问题，因为可能会漏信号或者失真，比如：
小草莓爸爸·2023-04-15 16:17

Python-爬虫Scrapy框架学习

1.环境准备：安装scrapy（pipinstallscrapy）之前需要安装它所依赖的环境：pipinstallparselpipinstallTwistedpipinstalllxml等...2.学习教程
爱吃螃蟹的小跳蛙·2023-04-15 16:57

一种基于FPGA的感知量化卷积神经网络加速系统设计

姓名：姬怡希学号：19020100037学院：电子工程学院嵌牛导读：对卷积神经网络的加速的研究。嵌牛鼻子:计算机软件及计算机应用;自动化技术。嵌牛提问：如何设计卷积神经网络的加速系统？嵌牛内容：近年来,卷积神经网络（CNN）在机器视觉等方面取得了巨大成功。为提升嵌入式设备上运行CNN的速度和能效,本文针对LeNet-5网络模型,先对该网络模型进行感知量化训练,特征图和权重量化为8位整型数据。然后设
d4e81d14734a·2023-04-15 16:54

FPGA学习(一)--架构和基本组成单元

目前在做FPGA移植加速CNN卷积神经网络Inference相关的学习，使用的是Xilinx公司的ZYNQ-7000系列的FPGA开发板，该博客为记录相关学习内容，如有问题欢迎指教。
小 K 同学·2023-04-15 10:01

【EP2C20F484C8】产品详细参数规格-太航半导体

【EP2C20F484C8】产品详细参数规格_正品原装品牌：ALTERA(阿尔特拉)批号：1952+/20+封装：BGA484数量：99999制造商：Intel产品种类：FPGA-现场可编程门阵列RoHS
太航半导体·2023-04-15 09:06

Vivdao FFT IP核调试记录

着实花费了我不少脑细胞，也再一次证明了我不适合做算法（虽然总想证明一下自己可以的），还是老老实实做好我的FPGA工程师吧！至于算法的事情还是交给
yundanfengqing_nuc·2023-04-15 05:50

【FPGA-DSP】第五期：FFT调用流程

模块搭建2.2Simulink运行2.3matlab信号处理拓：输入信号位数改变本章节主要说明如何在systemgenerator中使用fft模块，话不多说，看操作：参考教程第5期-FFT调用流程-基于FPGA
༜黎明之光༜·2023-04-15 05:19

USB3.0芯片FT601Q简介及FPGA实现

FT601Q介绍  FT601Q是FTDI推出的一款超高速USB3.0芯片，提供高达5Gbps的带宽。该芯片不需要额外的固件开发，共有4个写通道和4个读通道，每个通道的缓冲大小均为4KB。FT601Q具有多种工作模式，本文介绍并实现相对简单的同步FIFO模式——245mode。  FT601工作模式在上电时检测GPIO0/GPIO1来确定，当{GPIO1,GPIO0}=2‘b00时，FT601Q将
今朝无言·2023-04-15 05:46

Salesforce Admin管理员中文学习教程_如何高效筛选出具有Admin权限的用户！

组织中最常见的错误之一就是拥有太多具有系统管理员简档的用户。不幸的是，这在某些行业中非常普遍。实际上这存在着很大的潜在风险。拥有这些权限的用户可能会暴露、窃取或删除组织中的数据，甚至影响到其他用户。防止过多的管理员访问权限是保护Salesforce组织的第一步。但是，仅将用户从系统管理员简档中移除是不够的，需要彻底审查所有简档及其包含的权限。不仅仅是系统管理员简档拥有扩展的权限，任何自定义简档都可
Ruby培训Salesforce·2023-04-15 02:25

【FPGA】SPI协议

1.SPI简介SPI(SerialPerripheralInterface,串行外围设备接口)是Motorola公司推出的一种同步串行接口技术。SPI总线在物理上是通过接在外围设备微控制器(PICmicro)上面的微处理控制单元(MCU)上叫作同步串行端口(SynchronousSerialPort)的模块(Module)来实现的,它允许MCU以全双工的同步串行方式,与各种外围设备进行高速数据通信
惜缘若水·2023-04-15 02:17

浅析SPI在FPGA中的应用

spi接口在FPGA中应用的要点SPI（SerialPeripheralInterface）接口是一种同步串行通信接口，广泛应用于数字系统中，包括FPGA中。
海绵笨笨·2023-04-15 02:42
上一页 86 87 88 89 90 91 92 93 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他