FPGA开发笔记第31页

Xilinx Zynq-7000系列FPGA任意尺寸图像缩放，提供两套工程源码和技术支持

9527华安·2023-11-23 17:08

（仿牛客社区项目）Java开发笔记3.1：过滤敏感词

文章目录过滤敏感词过滤敏感词本节使用敏感词过滤算法对帖子或评论中可能存在的敏感词进行屏蔽。1.在resources目录添加敏感词字典sensitive-words.txt2.直接在util包中添加SensitiveFilter类。packagecom.gerrard.community.util;importorg.apache.commons.lang3.CharUtils;importorg.

Gerrar_d·2023-11-23 14:46

开发笔记---mybatis-plus的逻辑删除@Tablelogic注解

在开发过程中我们会遇到逻辑删除的需求，在使用mybatis-plus的时候我们可以用@Tablelogic注解便捷的完成逻辑删除和相关查询。使用@Tablelogic注解在使用时需要在对应的实体类的逻辑删除字段上添加@Tablelogic注解。例如：@TableLogicprivateIntegeris_delete;@TableLogic注解参数在添加注解是我们也可以通过配置参数的方式达到自定义

驴小蹄·2023-11-23 10:42

【2021集创赛】Diligent杯一等奖：基于Cortex-M3软核的智能识别称量平台

杯赛题目：Diligent杯：基于FPGA开源软核的硬件加速智能平台参赛组别：A组设计任务：利用业界主流软核处理器(仅限于Cortex-M系列及RISC-V系列)在限定的DIGILENT官方FPGA平台上构建

极术社区·2023-11-23 09:05

嵌牛5

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88765028【嵌牛导读】本文是pbuf操作函数介绍与示例程序的使用详解

李泽浩·2023-11-23 07:04

鸿蒙4.0开发笔记之ArkTs语言基础与基本组件结构（四）

文章声明：本文关于HarmonyOS系统的部分内容和描述借鉴于华为官网的“HarmonyOS开发者学堂”，有需要的也可以进入官网查看。ArkTS开发语言介绍一、ArkTs语言介绍ArkTS是鸿蒙系统（HarmonyOS）优选的主力应用开发语⾔。ArkTS围绕应⽤开发在TypeScript（简称TS）生态基础上做了进⼀步扩展，继承了TS的所有特性，是TS的超集，而TS又是JavaScript的一个超

鸿蒙Next·2023-11-23 05:58

鸿蒙4.0开发笔记之DevEco Studio页面操作router的pushUrl页面跳转与back返回上一页（五）

一、认识组件关于HarmonyOS中ArkTS的基础组件请参见文章鸿蒙4.0开发笔记之ArkTs语言基础与基本组件结构（四）二、实现页面跳转pushUrl1、操作说明实现页面跳转的核心便是router.pushUrl

鸿蒙Next·2023-11-23 05:54

fmc接口定义_Xilinx开发板FMC接口-Samtec连接器LPC HPC

该标准由包括FPGA厂商和最终用户在内的公司联盟开发，旨在为基础板(载卡)上的FPGA提供标准的夹层板(子卡)尺寸、连接器和模块接口。

weixin_39582480·2023-11-22 22:03

FPGA设计时序约束九、others类约束之Group Path

目录一、序言二、GroupPath2.1基本概念2.2设置界面2.3命令语法2.4命令示例三、工程示例四、参考文件一、序言在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类，本文将介绍其中的GroupPath，示例的为Vivado2022.1二、GroupPath2.1基本概念G

知识充实人生·2023-11-22 20:17

Vivado时序分析工具使用 ----基准时钟、生成时钟、虚拟时钟

1.基准时钟约束基准时钟，也就是有FPGA外部输入到管脚从而进入FPGA内部的时钟。通常需要对这个时钟进行约束，编译器才能识别出其周期是多少。

black_pigeon·2023-11-22 20:30

【高性能计算】CUDA，OpenCL，FPGA 加速，MPI

OpenCLOpenCL（OpenComputingLanguage）是一种跨平台的GPU加速技术，由KhronosGroup开发。OpenCL允许开发人员在不同的硬件平台上编写并行计算应用程序。OpenCL使用C语言的子集来编写应用程序，并提供了一组API，可以访问GPU硬件，包括GPU内存，OpenCL核心和OpenCL函数库。OpenCL支持多种硬件平台，包括NVIDIA，AMD和Intel

人工智·2023-11-22 07:40

FPGA UCF约束文件全解

（一）约束的分类：利用FPGA进行系统设计常用的约束主要分为3类。（1）时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，知道综合和布局布线阶段的优化算法等。

老董1·2023-11-22 06:32

IOS开发笔记之常用库索引

code4app.com这网站不错，收集各种iOSApp开发可以用到的代码示例cocoacontrols.com/英文版本的lib收集objclibs.com/精品lib的收集网站http://www.ityran.com/forum-61-1.html泰然代码仓库----------------------emoji----------------------http://www.easyapn

圣地伯纳乌·2023-11-22 06:15

ZYNQ_project:lcd_pic_400x400

在lcd液晶屏上显示400x400像素的图片，像素信息通过电脑的串口调试助手，发送给fpga，存储在例化的双端口ram中，在要显示图像区域，读取ram中的像素信息。

warrior_L_2023·2023-11-22 05:58

第二节 3-8译码器设计实现与相关语法基础

目录前言一、三八译码器基本理论1.3-8译码器框图2.3-8译码器真值表二、fpga实现步骤1.设计输入2.功能仿真1.testbench编写2.仿真结果前言1.3-8译码器基本理论2.fpga设计实现三八译码器

比鹅盖儿茨·董·2023-11-22 04:33

北邮22级信通院数电：Verilog-FPGA（10）第十周实验实现移位寄存器74LS595（仿真方法验证）

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客使用FPGA

青山入墨雨如画·2023-11-22 03:48

北邮22级信通院数电：Verilog-FPGA（0）怎么使用modelsim进行仿真？modelsim仿真教程一份请签收~

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客最近很多uu问我怎么用quartus连接的modelsim软件进行仿真，所以这里给大家一个简要教程啦本篇文章以第九周实验：实现寄存器74LS374为例，按步骤讲解使用modelsim进行仿真的全过程，需要的uu

青山入墨雨如画·2023-11-22 03:44

【NI-RIO入门】CompactRIO介绍及环境安装

实时处理器提供可靠，可预测的行为，而FPGA在需要高速逻辑和精确定时的较小任务上表现出色。CompactRIO系统由控制器和机箱组成。

東方神山·2023-11-22 01:08

国产高云FPGA：纯verilog实现视频图像缩放，提供6套Gowin工程源码和技术支持

9527华安·2023-11-22 01:07

万字长文解析DDS+FIR滤波器FPGA实战（基于VMWare+Ubuntu22+Vivado+Zynq7000@AX7020）

VivadoforLinux环境配置（基于VMWare+Ubuntu22）与DDS+FIR滤波器实战目录Ubuntu22部署与虚拟机必要配置Linux版本比较VMWare共享文件夹配置（※）VMWare网卡配置（可选）VivadoforLinux安装实验概述实验原理直接数字频率合成(DirectDigitalSynthesis,DDS)有限长单位冲激响应(FiniteImpulseResponse

苍月承影·2023-11-22 00:27

SpringBoot开发笔记

SpringBoot开发mybatis入门配置依赖连接mysql数据库的相关配置注解方式实现mybatis定义mapper接口(放在数据层dao或者mapper层)Mapper.xml映射文件实现mybatisxml映射文件注意事项修改Application启动端口的三种方式登录模块的拦截器功能实现1、JWT的介绍2、JWT的生成（JWTUtil工具类）（1）、配置JWT的属性（2）、创建属性对象

日与快乐并·2023-11-21 23:09

电力感知边缘计算网关产品设计方案-网关软件架构

边缘计算网关采用ARM定制硬件平台架构，包含上位机端（内网）和FPGA网关端（外网）两部分，通过芯片间的高速信号总线实现边缘计算网关工业数据采集、数据实时传输、数据存储、网关状态信息收集等功能。

人生淡然·2023-11-21 22:09

FPGA万花筒系列(二):FPGA的技术优势

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/weixin_43550752/article/details/113496852【嵌牛导读】FPGA

张俸玺20012100022·2023-11-21 20:01

11.条件语句if，switch

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2023-11-21 16:34

硬件开发笔记（十一）：Altium Designer软件介绍、安装过程和打开pcb工程测试

/134405411红胖子网络科技博文大全：开发技术集合（包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等）持续更新中…硬件相关开发上一篇：《硬件开发笔记

长沙红胖子Qt·2023-11-21 16:32

上位机与下位机通讯方式（转载）

典型设备类型：STM32、51、FPGA、ARM等各类可编程芯片。上位机与下位机的关系为了实现以上功能，上位机和下位机都需要单独编程，

纳米机器人geniusNMRobot·2023-11-21 15:56

【深度学习】python调用超分Real-ESRGAN

视频也可以，项目地址：https://github.com/xinntao/Real-ESRGAN/tree/master安装python包：basicsr>=1.4.2facexlib>=0.2.5gfpgan

XD742971636·2023-11-21 13:18

I.MX6ULL开发笔记（一）——环境搭建、镜像烧录、网络连接

本系列为使用野火IMX6ULL开发的学习笔记，使用的开发板为如下：具有的硬件资源有如下：文章目录一、环境搭建Win11安装WSL安装串口驱动安装串口工具安装Ubuntu与windows文件互传二、镜像烧录修改串口终端登录前信息三、fire-config工具配置EMMC/NANDFLASH刷机四、WIFI连接一、环境搭建Win11安装WSLhttps://blog.csdn.net/weixin_4

郑烯烃快去学习·2023-11-21 06:46

鸿蒙4.0开发笔记之DevEco Studio启动时不直接打开原项目（二）

1、想要在DevEcoStudio启动时不直接打开关闭前的那个项目，可以在设置中进行。有两个位置可以进入“设置”，一个是左上角的File>Settings，二是右上方的设置图标。2、进入Settings界面以后，选择Appearance&Behavior下面的SystemSettings选项，找到Reopenprojectsonstartup，将这个勾给去掉。3、这样，在下次启动时，就可以进入选择

鸿蒙Next·2023-11-20 23:29

鸿蒙4.0开发笔记之DevEco Studio之配置代码片段快速生成（三）

一、作用配置代码片段可以让我们在DevecoStudio中进行开发时快速调取常用的代码块、字符串或者某段具有特殊含义的文字。其实现方式类似于调用定义好变量，然而这个变量是存在于DevecoStudio中的，并不会占用项目的资源。二、配置代码段的方法1、打开设置界面首先打开设置（可以在左上角的File>Settings，也可以在右上方找到设置图标），然后找到“Editor”选项，打开“LiveTem

鸿蒙Next·2023-11-20 23:23

【转】FPGA笔试数电部分

转自http://yuqix.blog.51cto.com/979066/2148641：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无

qp314·2023-11-20 22:41

FPGA大公司面试笔试数电部分

FPGA大公司面试笔试数电部分1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

cuiweitju·2023-11-20 22:40

FPGA面试题

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可

flower314·2023-11-20 22:40

【FPGA】Verilog：实现 RS 触发器 | Flip-Flop | 使用 NOR 的 RS 触发器 | 使用 NAND 的 RS 触发器

目录0x00RS触发器（RSFlip-Flop）0x01实现RS触发器0x02使用NOR的RS触发器0x03使用NAND的RS触发器0x00RS触发器（RSFlip-Flop）触发器（Flip-Flop）是一种带有时钟的二进制存储设备，用于存储0和1的值。只有在时钟信号的边沿转换时，存储的0或1的值才会改变。从1到0的转换称为下降沿触发，而从0到1的转换称为上升沿触发。触发器中存储的值在触发器的输

柠檬叶子C·2023-11-20 22:06

m 序列生成电路的 FPGA 实现

本文讨论m序列生成电路的FPGA实现方法。

洋洋Young·2023-11-20 21:56

国产高云FPGA：OV5640图像视频采集系统，提供Gowin工程源码和技术支持

9527华安·2023-11-20 21:24

vivado产生报告阅读分析12-时序报告8

ReportDatasheet“ReportDatasheet”（数据手册报告）命令用于报告系统级集成中使用的FPGA操作参数。

cckkppll·2023-11-20 21:39

ZYNQ学习笔记：基本介绍

可编程的SoC叫做SoPC，FPGA就是这样的可编程配置的片上系统，ZYNQ则是在FPGA的基础上又加入了嵌入式系统部分。即ZYNQ=F

zkj12340·2023-11-20 16:49

我的数字IC学习路线

引言很多朋友和我一样也是从FPGA转行入到数字IC，所以对数字IC很多知识也不是很清楚，我也一样不清楚，我想把我的数字IC学习路线记录在此,全网也没有博客能如此详细的汇总这条路线并且分享出来，本博主希望开一个第一次

ciscomonkey·2023-11-20 16:15

FPGA实现直流电机驱动(速度位置控制)

一.简介本篇文章将介绍如何使用FPGA实现一个直流有刷电机控制器，主要包括速度控制和角度控制(好像在无刷电机控制中，习惯将其称为环，即速度环和角度环(位置环))。

FPGA之旅·2023-11-20 15:45

FPGA驱动eMMC系列(二)-------上电初始化

FPGA驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述，可惜的是，这部分内容在手册的末尾，约278页，看完前面大部分，可能还是云里雾里。

FPGA之旅·2023-11-20 15:15

FPGA驱动eMMC系列(三)-----命令的发送与接收

关注微信公众号FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。FPGA驱动eMMC系列(二)

FPGA之旅·2023-11-20 15:15

little ur baby·2023-11-20 14:44

FPGA实现平衡小车(文末开源！！)

FPGA平衡小车一.硬件介绍底板资源:TB6612电机驱动芯片*2MPU6050陀螺仪WS2812RGB彩色灯*4红外接收头ESP-01SWIFI核心板微相A7_LiteArtix-7FPGA开发板电机采用的是平衡小车之家的

FPGA之旅·2023-11-20 14:40

【FPGA】IP核

一.IP核是什么IP：知识产权，半导体产业中：在ASIC和FPGA中定义为预先设计好的电路功能模块。在使用的时候其他用户可以直接调用IP核心。

おもいね·2023-11-20 14:50

【FPGA】Verilog：升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN

目录Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）0x01波纹计数器（RippleCounter）0x02约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一

柠檬叶子C·2023-11-20 14:19

VivadoAndTcl: read_verilog

#举例如下read_verilogC:/Data/FPGA/TopModule.vread_verilog{C:/Data/FPGA/TopModule.vC:/Data/FPGA/InitModule.v

Unknown_Fighter·2023-11-20 11:56

FPGA_IIC代码-正点原子野火小梅哥特权同学对比写法（3）

FPGA_IIC代码-正点原子野火小梅哥特权同学对比写法（3）工程目的IIC时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介，如表下图所示：IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示

自小吃多·2023-11-20 08:16

FIR滤波器的MATLAB与FPGA的设计实现

FIR滤波器的MATLAB与FPGA的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。

凌云望远·2023-11-20 05:23

fir matlab fpga,基于Matlab和FPGA的FIR数字滤波器设计及实现

截位是滤波器设计的关键，此处的处理方法是：14位的输入数据(14b的ADC)，18位二进制补码表示的滤波器系数，除去符号位，相乘后小数位是13+17=30，加法运算不改变小数位数。另外系统测试电路板用的是USB总线，USB控制器的数据位宽是16，因而把输出数据截到16位，然后送给FIFO，从而传到计算机。截位用VerilogHDL实现的语句是：assignFIR_out={D_temp[36],D

小漂飞啊·2023-11-20 05:53

推荐频道

FPGA开发笔记