FPGA时钟

在线逻辑分析仪的使用

待测设计（DesignUnderTest，DUT）就是用户逻辑，它和片内的在线逻辑分析仪都位于FPGA中。
m0_46521579·2024-02-06 08:14

Quartus ii 13.1 数字时钟

内容摘要：使用计数器和数据选择器等器件实现数字时钟电路。电路最终在开发板上显示的是时钟的秒和分（开发板所限，当然如果开发板支持8位显示的话也可以自己加到小时位的显示）。
不吃折耳根·2024-02-06 08:14

在 Vivado 将程序烧写固化到 flash

通常对FPGA下载程序时，会采用JTAG口下载，完成好HDL设计，并且验证无误后，对设计文件进行综合，布局布线以及生成比特流文件，而FPGA开发板要想工作，需要将该文件烧写进FPGA芯片中。
Linest-5·2024-02-06 08:44

Vivado-基于下载器的程序加载与烧写

VIVADO->OpenHardwareManager"，如图所示：（3）采集卡上电，在菜单栏选择"Tools->AutoConnect"，如图所示：（4）下载器连接电脑与采集卡成功，如图所示：（5）右键点击FPGA
行走的路人啊·2024-02-06 08:13

xilinx FPGA在线调试方法总结（vivado+ila+vio）

本文主要介绍xilinxFPGA开发过程中常用的调试方法，包括ILA、VIO和TCL命令等等，详细介绍了如何使用。
jk_101·2024-02-06 08:13

Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）

目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线（添加约束文件）、
xingxing点灯·2024-02-06 08:11

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装

可跳转至Step5）Vivado介绍Step1：进入官网Step2：注册账号Step3：进入下载页面Step4：下载安装包Step5：安装Step6：等待软件安装完成安装完成Vivado介绍Vivado是FPGA
柠檬叶子C·2024-02-06 08:11

FPGA多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设

专业：通信工程学号：__姓名：龚易乾___指导老师：电子与信息工程学院2023年2月有任何疑问可以联系邮箱：[email protected]项目仓库地址：https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与仿真工具，掌握多路选择器、N进制计数器、显示译码电路、开关电路、按键等电路的设计和调试方法。加
CodeAlan·2024-02-06 08:41

[FPGA开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用

通过定制IP核添加2.2通过约束文件添加2.3通过GUI生成DEBUG约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择
蚂蚁cd·2024-02-06 08:41

PCIE 参考时钟架构

架构组件，下图中主要包括：ROOTCOMPLEX(RC)(CPU);PCIEPCI/PCI-XBridge;PCIESWITCH;PCIEENDPOINT(EP)(pcie设备);BUFFER;各个器件的时钟来源都是由
HD攻城狮一枚·2024-02-06 08:31

FPGA编程入门：Quartus II 设计1位全加器

FPGA编程入门：QuartusII设计1位全加器一、半加器和1位全加器原理（一）半加器（二）1位全加器二、实验目的三、QuartusII设计半加器（一）新建工程（二）创建原理图（三）将设计项目设置成可调用的元件
一只特立独行的猪 ️·2024-02-06 07:06

【调试小诀窍】SD卡镜像启动过程中如何第一时间获取FPGA配置状态？以及如何定位FPGA配置失败原因？

如果用户参考Intel教程EmbeddedLinuxBeginnersGuide制作SD卡image，那么FPGA配置文件（.rbf）是在uboot阶段被加载。
Terasic友晶科技·2024-02-06 07:36

如何将SD卡众多文件打包成一个.img文件方便Windows的Windisk32工具一键烧写？

相信不少SOCFPGA用户在第一次设计SD卡image时都参考过Intel的经典教程EmbeddedLinuxBeginnerSGuide，教程里面演示制作SD卡image时，需要将SD卡手动分成3分区
Terasic友晶科技·2024-02-06 07:36

【FPGA开源项目分享】街机弹球机的模拟

今天继续康奈尔大学FPGA课程ECE5760的典型案例分享——街机弹球机的模拟。
Terasic友晶科技·2024-02-06 07:05

【友晶科技】基于FPGA的贪吃蛇游戏设计（八）——状态机设计

1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行，但在实际工程中，不仅需要并行执行电路，偶尔也会遇到需要串行执行的电路。这时候可以选择有限状态机FSM（FiniteStateMachine）来实现。状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机主要分为2大类：Me
Terasic友晶科技·2024-02-06 07:35

【友晶科技】基于FPGA和ADV7123的VGA彩条显示（DE10-Standard、DE1-SOC、DE2-115）

（关于VGA接口定义、行同步和场同步、分辨率、像素时钟计算等相关知识参见《基于权电阻网络的VGA彩条显示》，此篇不再
Terasic友晶科技·2024-02-06 07:35

当复古游戏遇上FPGA又能擦出怎样的火花？

MiSTer是一个由来自世界各地游戏爱好者开发的免费开源项目，其主要目标是使用现代硬件（FPGA开发板）重新创建各
Terasic友晶科技·2024-02-06 07:35

【友晶科技】基于FPGA的贪吃蛇游戏设计（二）——数码管驱动模块

共阴极数码管是7个LED的阴极端一起接地，每个阳极端单独连接到控制端（比如接到FPGA的GPIOpin）。共阴极数
Terasic友晶科技·2024-02-06 07:05

【友晶】基于FPGA的贪吃蛇游戏设计（七）——食物（苹果）的产生

食物产生模块完成的任务是：每次初始化就给定一个食物坐标比如（24，10），然后蛇运动的过程中用蛇头坐标跟食物坐标对比是否重合来判断是否吃掉了食物，如果相同食物就被吃掉，然后由随机数产生新的食物坐标。单元划分蛇要吃掉的食物大小为16*16个像素（蛇头大小也是16*16，蛇身每一节大小也是16*16）。显示器分辨率是640*480，假设16*16算作一个单元，那么640*480可以看作是40*30个单
Terasic友晶科技·2024-02-06 07:05

1位全加器设计—— 原理图与VHDL设计初步

文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件：FPGA
贪睡的小孩·2024-02-06 07:03

基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片，效果如下：2.算法运行软件版本vivado2019.2
简简单单做算法·2024-02-06 07:01

FPGA编程入门——实现一位全加器

FPGA编程入门——实现一位全加器文章目录FPGA编程入门——实现一位全加器实验目的一位全加器原理图实现一位全加器仿真验证烧录运行实验目的1、首先基于Quartus软件采用原理图输入方法完成一个1位全加器的设计
Flydreamss·2024-02-06 07:59

I3c的上拉电阻选择

管的导通内置和驱动电流相关，驱动电流越大，导通内置越小；在驱动电流确定的情况下，上拉电阻越大，低电平越低；因此上拉电阻不能太小，可能导致低电平超标②OD驱动时的上升时间：上拉电阻越大，上升时间越大；一般而言OD驱动的时钟周期和
m0_48441533·2024-02-06 07:28

University Program VWF仿真步骤__全加器

本教程将以全加器为例，选择DE2-115开发板的CycloneIVEP4CE115F29C7FPGA，使用QuartusLitev18.1，循序渐进的介绍如何创建Quartus工程，并使用QuartusPrime
Terasic友晶科技·2024-02-06 07:28

“在家隔离的日子｜如何学习?”

就像时钟里的齿轮一样，每天重复一样的动作。微博上经常也会看到很多热搜，“疫情在家干嘛”，“疫情结束你最想干嘛”?“疫情在家如何打发时间”?等等。
知秋的成长拾光·2024-02-06 04:40

【STM32F407的CAN通讯代码配置】

（1）配置相关引脚的复用功能，使能CAN时钟。使用CAN第一步要使能CAN的时钟，其次要配置CAN的相关引脚为复用输出。
小伯爱编程·2024-02-06 03:53

STM32F407 CAN参数配置 500Kbps

本篇CAN参数适用芯片型号：STM32F407xx系统时钟：168MHz，CAN挂载总线APB1为42M波特率：500Kpbs引脚使用：TX_PB9，RX_PB8；修改为PA11+PA12后，参数不变。
【 STM32开发 】·2024-02-06 03:23

这个世界有天才吗？

莫扎特是大家公认的一位音乐天才，他在7岁的时候就举行了大型的音乐会，让音乐界广为震惊，不过这还不算什么，更令人震惊的是，莫扎特在他4岁的时候就能够分辨任何音乐的音调，甚至是像声音的调子，比如时钟报时的音调
小傻_e54a·2024-02-06 03:31

生物钟的力量

齐帆齐微课1生物钟，它是生物体内的一种无形的"时钟"。它控制着人们的睡眠，让人们日出而作，日落而息。
修远聊成长·2024-02-06 03:14

STM32F407 CAN参数配置 250Kbps

本篇CAN参数适用芯片型号：STM32F407xx系统时钟：168MHz，CAN挂载总线APB1为42M波特率：250Kpbs引脚使用：TX_PB9，RX_PB8；修改为PA11+PA12后，参数不变。
【 STM32开发 】·2024-02-06 02:27

STM32F407 CAN 静默回环模式 配置

本篇CAN参数适用芯片型号：STM32F407xx系统时钟：168MHz，CAN挂载总线APB1为42M引脚使用
【 STM32开发 】·2024-02-06 02:27

STM32F407 CAN参数配置 1Mbps

本篇CAN参数适用芯片型号：STM32F407xx系统时钟：168MHz，CAN挂载总线APB1为42M波特率：1Mpbs引脚使用：TX_PB9，RX_PB8；修改为PA11+PA12后，参数不变。
【 STM32开发 】·2024-02-06 02:55

RCC——使用HSE/HSI配置时钟

1RCC的主要作用——时钟部分RCC：resetclockcontrol复位和时钟控制器。
语文同步练习·2024-02-06 01:57

tinyriscv verilator分支移植到正点原子达芬奇开发板

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。
雪天鱼·2024-02-05 23:23

2021-08-06

1.我想和你一起生活，在某个小镇，共享无尽的黄昏，和绵绵不绝的钟声，在这个小镇的旅店里，古老时钟敲出的，微弱的响声，像时间轻轻滴落。
罗旻涛·2024-02-05 21:15

【寒假随笔】陈俐宇：重庆游记（初见篇）

图片发自App嘀嗒、嘀嗒”，时钟一刻不停地走着，可我总是觉得时间过得太慢了。我和妈妈是坐的时间最久的旅客了：从南通站坐到重庆北站，从起始站坐到终点站，从早上八点钟坐到晚上九点多。
墨缘苑·2024-02-05 20:00

gd32F470配置RTC时钟

rtc.c#include"rtc.h"#defineBKP_VALUE0x32F0rtc_parameter_structrtc_initpara;__IOuint32_tprescaler_a=0,prescaler_s=0;uint32_tRTCSRC_FLAG=0;ErrStatusRtcInit(void){rcu_periph_clock_enable(RCU_PMU);/*enabl
m0_61973119·2024-02-05 18:16

【stm32】hal库学习笔记-ADC模数转换（超详细！）

原理及选型ADC将连续的模拟电压信号转换为二进制的数字信号选型参数速度（采样频率）功耗精度转换原理ADChal库驱动函数普通通道检测电压CubeMX图形化配置导入TFT_LCD配置（配置方法见上一篇博客）时钟树配置打开外部时钟
Chole_Waston·2024-02-05 17:52

单片机的50个电路

单片机电源声音模块收音机485蓝牙光耦can光敏电阻单片机矩阵单片机电路时钟ADC接口电路红外发射显示模块红外接收蜂鸣器驱动流水灯usb供电烧录电路数码管EEPROMLCD1602电路数码管max485
m0_61687959·2024-02-05 15:42

11、SystemInit函数解读

1、系统时钟初始化函数：SystemInit();使用库函数的时候，在系统启动之后会自动调用2、首先如果使用外部时钟源HSE，要配置外部晶振频率：stm32f4xx.h3、初始化之前首先通过宏定义定义下面变量来定义系统时钟频率
是会一条路走到黑的呀·2024-02-05 11:06

FPGA高端项目：IMX327 MIPI 视频解码 USB3.0 UVC 输出，提供FPGA开发板+2套工程源码+技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案3、本MIPICSI-RXIP介绍4、个人FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX
9527华安·2024-02-05 11:35

FPGA开发

Quartus13.0使用编译下载：添加引脚：#----------------LED----------------#set_location_assignmentPIN_K2-toled_out[11]set_location_assignmentPIN_J1-toled_out[10]set_location_assignmentPIN_J2-toled_out[9]set_location
Kyro Qu·2024-02-05 11:03

蓝桥杯第八届省赛题笔记------基于单片机的电子钟程序设计与调试

二、硬件框图三、功能描述3.1初始化1）关闭蜂鸣器、继电器等无关外设；2）设备初始化时钟为23时59分50秒，闹钟提醒时间0时0分0秒。3.2显示功能1)时间显示格式2)温度
七个小·2024-02-05 11:58

Vivado Tri-MAC IP端口说明

Trri-macEthernetIP端口详细说明序号SignalNameDirectionDescription备注Clock，ResetDefinition1gtx_clkIMACIP全局时钟输入，125MHz
CWNULT·2024-02-05 09:41

STM32串口发送的数据与串口助手显示的数据不一致（巩固STM32时钟树）

串口波特率115200，无校验，一位停止位STM32初始化的波特率是115200（然而并不是115200）问题分析：经过调试发现：板子上的晶振不是常见的8M晶振，而是10M晶振，这就导致经过初始化之后的主时钟并不是
火红色祥云·2024-02-05 09:24

STM32定时器中断

定时器可以对输入的时钟进行计数，并在计数值达到设定值时发出中断定时器就是一个计数器预分频器：对系统时钟进行分频得到定时器时钟频率自动重装在值：计数多少个进入中断基本定时器两个，tim6和7，挂载在apb1
学习我是拒绝的·2024-02-05 08:23

Chisel中的几种常见的寄存器

_parent.get.clock)时钟跟复位信号在Chisel中是隐藏的。
CrazyUncle·2024-02-05 06:44

随记：生活的碎片

一晃几日未曾写文，日子照常化作了泡沫，半夜十二点之后便消散得了无痕迹，也许留下了几笔涂鸦，可惜不知被时钟藏在了何处。
HF的平方·2024-02-05 06:47

【实战干货】FPGA实现ARP协议，细节全解析！（包含源工程文件）

1、系统概括  本文主要实现通过FPGA实现ARP协议的接收和发送，按键按下后，FPGA会向PC端发送ARP请求指令，PC会对FPGA发送ARP应答。
电路_fpga·2024-02-05 05:20

GMII与RGMII接口相互转换（包含源工程文件）

  这段时间通过FPGA把ARP、ICMP、UDP协议全部通过FPGA实现了一遍，本来本文打算记录一下arp协议的，但在此之前应该先解决RGMII接口与GMII接口的转换问题。  
电路_fpga·2024-02-05 05:50
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他