FPGA时钟

51单片机基础：定时器

振荡周期又称S周期或时钟周期。③机器周期：1个机器周期含6个状态周期，12个振荡周期。④指令周期：完成1条指令所占用的全部时间，它以机
爱学C语音的猫·2024-02-07 21:41

航芯ACM32G103开发板评测 05 0.96寸 IIC接口 OLED模块显示

一、IIC总线的信号类型1、开始信号：处理器让SCL时钟保持高电平，然后让SDA数据信号
End-ING·2024-02-07 21:30

JMM - Java 内存模型

JMM的由来计算机这么多年来整体运行速度不断地提升，除了像CPU时钟频率、内存读写速度等硬件性能不断提升之外，还要归功于计算机科学家对于计算机对于各种指令处理效率的不断优化，包括超标量流水线技术
Java盘鱼宴·2024-02-07 18:12

小家庭与大家庭

时间在慢慢地走着，时钟指向了11点，推开房门，
aiqlinyu·2024-02-07 16:15

Linux系统信息与系统资源

目录系统信息系统标识unamesysinfo函数gethostname函数sysconf()函数时间、日期GMT时间UTC时间UTC时间格式时区实时时钟RTC获取时间time/gettimeofday时间转换函数设置时间
行稳方能走远·2024-02-07 15:24

实时时钟

#define_CRT_SECURE_NO_WARNINGS1#include#include#include#defineWIDE640#defineHIGH480#definePI3.1415926voidBackground(intx,inty,intr){setcolor(WHITE);circle(x,y,r);for(floati=0;i<2*PI;i+=PI/6){circle(x+
flaxxxccc·2024-02-07 15:18

实时时钟 改

#define_CRT_SECURE_NO_WARNINGS1#include#include#include#defineWIDE640#defineHIGH480#definePI3.1415926voidBackground(intx,inty,intr){setcolor(WHITE);circle(x,y,r);for(floati=0;i<2*PI;i+=PI/6){circle(x+
flaxxxccc·2024-02-07 15:18

posix_memalign 与 malloc 对比

1.原因原理编程中的类型对齐问题主要是处于性能考虑，如果不做对齐，那么单个数据元素的访问很容易跨在多个时钟周期上，从而导致性能下降。
Eloudy·2024-02-07 15:16

51单片机温度检测及串口传输（带时间显示）

具体实现功能：1、LCD显示实时时钟：年、月、日、时、分、秒；2、实时测量温度，LCD更新显示温度值；3、按键触发存储当前温度和时钟信息（年、月、日、时、分）；4、按键触发串口传输存储的温度和时钟信息；
电子工程师成长日记-C51·2024-02-07 14:39

51单片机 温度传感器得数据，传到上位机

#include#include#defineMAIN_Fosc11059200UL//宏定义主时钟HZ#definejingzhen11059200UL/*使用22.1184M晶体*///#definebotelv9600UL
laocooon523857886·2024-02-07 14:35

X310 和 子板，中心频率

X310XilinxKintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技·2024-02-07 13:05

高级FPGA开发之基础协议PCIe(二)

高级FPGA开发之基础协议之PCIe（二）一、TLP报文类型在PCIe总线中，存储器读写、I/O读写和配置读写请求TLP主要由以下几类报文组成：1.1存储器读请求TLP和读完成TLP当PCIe主设备（RC
北京不北·2024-02-07 11:30

单片机最小系统是什么？包含哪几个部分？

51单片机的最小系统包含了以下三种，1、电源系统，2、复位系统，3、时钟系统以上为传统单片机所需要的最小系统，现在的增强型单片机只需要给他提供电源他就能运行，比如STC8H8K64U这款单片
枪哥玩转嵌入式·2024-02-07 11:24

gem5学习——HeteroGarnet：对多样互连系统的详细模拟器

改进包括：支持独立时钟域，支持多个频域的网络交叉，以及能够连接到多个物理链路的网络接口控制器通过引入新的可配置的Serializer-Deserializer组件来支持可变带宽链路和路由器目录拓扑构造物理链路
Sakura懋·2024-02-07 11:18

逆时针研究

如果我们能将心理时钟调到过去，也能将生理时钟调到过去吗？随着时光的流逝，我们在一天天地成长，也在一天天地变老，当某一天清晨你醒来，发现皱纹已悄然爬到自己的脸上，各种身体不适也开始慢慢出现。
翡翠谷益鸟·2024-02-07 10:55

LabVIEW FPGA PCIe开发讲解-7.7节：上位机PC端Memory应用程序开发（LabVIEW/C调用DLL文件，神电提供lvlib库）

当FPGA硬件被系统识别成功后，我们就可以编写一个上位机PC端的应用程序来与之通信，比如用来监控下位机FPGA前面板上的控件值或者下发控制指令给FPGA了。
神电测控·2024-02-07 08:15

第12章：实践版OpenMIPS处理器设计与实现

12.1实践版OpenMIPS处理器的设计目标但在实际应用中，程序的体积可能非常大，指令存储器不能集成在FPGA内部了，一般使用FPGA芯片外部的Flash作为指令存储器，同理，一般使用FPGA芯片外部的
tanfuz·2024-02-07 07:26

连更100天/Day46-续写Air医生

印象最深的就是那个温湿度计了，想到后来众人努力的时候它也努力的变成了时钟就感觉奇怪的萌呢。我个人觉得这个故事用荒诞的手法，讲出了人
大平平啦啦啦·2024-02-07 07:57

JTAG 标准IEEE STD 1149.1-2013学习笔记（一·）Test logic architecture、Instruction register以及Test data registers

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-07 07:55

1.3 Verilog 环境搭建详解教程

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
二当家的素材网·2024-02-07 05:43

【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？

说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示
神仙约架·2024-02-07 04:25

【Vitis】HLS高层次综合的优势

使用HLS的典型流程包含下列步骤：1.围绕给定架构在高抽象层次使用C/C++编写算法2.在行为级别验证功能3.使用HLS工具为给定时钟速度和输入约束生成RTL4.验证生成的RTL的功能5.使用相同输入源代码探索其他不同的架构
神仙约架·2024-02-07 04:24

携一份美好幽居禅意里

时钟滴答滴答，一秒一秒的走着，毫无表情，不缓不急，过去了就是过去了，或许，有很多事情，我们会缅怀，会留恋，会铭刻，会珍藏，但那还是属于过去，还是被盖上了刻有“曾经”两字的印章，来不及细思量，来不及描绘
Ago梦还未醒·2024-02-07 02:34

计算机体系结构期末复习流程大纲

处理器CPU访问存储器的指标：延迟时间（Latency）——单次存储器的访问时间：存储器访问时间>>处理器时钟周期；带宽(Bandwidth)——单位时间对存储器的访问次数：如果每条指令的执行需要m次访存操作
华东设计之美·2024-02-07 01:39

Ubuntu 22.04 安装配置时间同步服务器

目录1ubuntu部署时间同步服务器1.1ntpserver安装1.2/etc/ntp.conf配置1.3客户端配置1.4多server配置2ntp介绍2.1ntp协议1、什么ntp协议2、ntp时钟层级
暮雨浅夏·2024-02-06 21:48

STA | 什么是min period 最小时钟周期？

Minperiod，也就是最小时钟周期，是DRV检查的一种。Minperiod用于检查时钟电路是否达到了预期的工作频率。如何检查minperiod？minperiod的阈值是通过库文件查询得到的。
准备钟·2024-02-06 20:11

min pulse width 最小脉冲宽度

Minpulsewidth用于检查时钟信号的波形是否处在一个合理的状态。
准备钟·2024-02-06 20:41

Vivado FIR IP核的使用

⭐️作者简介：小瑞同学，主要学习FPGA、信号处理、通信等。个人主页：小瑞同学的博客主页个人信条：越努力，越幸运！
hi小瑞同学·2024-02-06 20:09

vivado中IP核调用方法简介

、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境，可以用于FPGA
Simuworld·2024-02-06 20:37

Vivado Digilent IP核

最近在做FPGA的视频处理，学习中看见大佬使用现成的IP核会方便很多，其中就包括DynamicclockgeneratorIP核，根据视频分辨率不同产生动态时钟脉冲的IP核，可以说是相当的方便了，Dynamic
艾利芬特·2024-02-06 20:37

阿里云异构计算类云服务器介绍（GPU云服务器、FPGA云服务器等）

阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系，助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总·2024-02-06 20:28

2018-04-15 FPGA Kernel Log

AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable，以便在kernel中通过printf函数进行debug，这是AMD的一个扩展。printf还可以直接打印出float4这样的向量，比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus·2024-02-06 18:14

FPGA快速入门路径

适合新手的FPGA入门路径总体路径规划基础学习-verilog语言verilog语言学习，推荐verilog数字系统设计一书，讲解比较详实和全面。
zuoph·2024-02-06 18:14

FPGA-学习路径（更新中）

目前我还在入门FPGA，我想写下我的学习路径，仅供参考，希望帮到更多的人，也希望大家多多指教。
班花i·2024-02-06 18:14

FPGA学习笔记

FPGA和ASICFPGA（FieldProgrammableGateArray）现场可编程逻辑门阵列，ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多·2024-02-06 18:11

第一次正式投稿的经过

看着时钟倒数，内心的紧张，担忧能否最后一博。一分钟后，收到了自动回复的邮件。心又凉了，这一次终于拼了的决心，行动后又离梦想更远一步。因为疫情，文章的立意需要更深度的思考
予曦六石麻麻·2024-02-06 16:10

数字电路实验二：FPGA实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码-＞格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路

数字电路实验报告二实验环境与仪器实验环境实验时间：2022.11.10地点：教学大楼A412气温：22℃实验仪器示波器/逻辑分析仪MSO5354FPGA实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui·2024-02-06 16:12

数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、fpga各种虚拟门特性及边沿检测器

软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容（1）测量4联装7段数码管管脚功能（2）测量74LS00与非门管脚功能与门延迟（使用传统实验箱）（3）74LS197产生测试信号（使用FPGA
thinkerhui·2024-02-06 16:41

周记（7.29~8.4）NO. 40

一，读书笔记分享《睡眠革命》的分享大家好，我是skyblue，今天我分享的是本书第一部分的1~3节:时钟在滴答、走慢与走快、90分钟睡眠法。
skyblue_910·2024-02-06 15:04

父爱

有一天，她没睡，躺在床上辗转反侧，时钟发出细微的响声，时间一点点的流逝，门外的楼梯隐约传来一丝丝响动，门悄然打开了。他感到父亲正向她走来，轻轻得帮她拉了拉
无尽追逐·2024-02-06 13:22

登山记

周日终于迎来了艳阳天，父子两个一觉睡到了时钟的四分之三，我自嘲自己是劳碌命，不能没心没肺的睡到那个时辰！我早已洗漱好，做好早餐，只等他们醒来！
江南残雪·2024-02-06 12:50

RISC-V MCU应用教程之ADC

片上集成了时钟安全机制、多级电源管理、通用DMA控制器。
借过风景·2024-02-06 11:54

嵌入式——串行外围设备接口（SPI）

SlaveInput）4.MISO（MasterInput，SlaveOutput）三、协议层1.基本通讯过程2.通信的起始和停止信号3.数据有效性4.CPOL/CPHA及通信模式四、SPI架构1.通信引脚2.时钟控制逻辑
CXDNW·2024-02-06 09:34

嵌入式—— IIC

介绍2.理解二、IIC的简单拆分1.物理层特点：2.协议层（1）IIC基本读写过程具体过程描述：（2）通信的起始和停止信号（3）数据有效性（4）地址及数据方向（5）响应四、IIC架构拆解1.通信引脚2.时钟控制
CXDNW·2024-02-06 09:04

嵌入式面试提问

嵌入式面试问题1.讲一下STM32的时钟系统  现总结下：首先是时钟源输入时钟信号到单片机，然后单片机对输入的时钟信号进行倍频和分频处理，再将处理后的时钟信号输出至系统，外设或外部接口。  
夕日坂·2024-02-06 09:59

物联网ARM开发-STM32之RTC浅谈

是RealTimeClock的缩写，译为实时时钟，本质上是一个独立的定时器。1.1与通用定时器的区别可以在后备电源下工作，主电源掉电以后，单片机内部电源还会继续给RTC提供电源，保持其正常运行。
夕日坂·2024-02-06 09:26

MCS-51单片机总体概述（二）

MCS-51单片机总体概述（二）1.CPU的时序及辅助电路1.1CPU时序的基本概念1.2时钟电路1.3复位电路2.MCS-51的引脚及片外总线结构2.1MCS-51的引脚功能2.2MCS-51的外部总线结构此文章参考书籍为华中科技大学出版社出版的
Spring-99·2024-02-06 09:58

基于MCS-51单片机的智能电子钟

实验六：基于MCS-51单片机的智能电子钟实验日期：2020年12月22日一、实验目的1.理解实时时钟芯片PCF8563结构及工作原理。2.掌握PCF8563实时时钟芯片接口电路及时序编程。
Brady.Zhang·2024-02-06 09:27

linux cpu内存99,Linux内存和CPU调优

Process:一个独立运行单位OS:VMCPU:时间：切片缓存：缓存当前程序数据进程切换：保存现场、恢复现场内存：线性地址空间：映射I/O：内核-->进程进程描述符：进程元数据双向链表Linux:抢占系统时钟
Spin.LT·2024-02-06 09:21

RMII接口接口解析

一是从MAC层到物理层的发送数据接口，二是从MAC层到物理层的接收数据接口，三是物理层与MAC层之间时钟接口，四是MAC层和物理层之间数据管理的MDIO/MDC接口。
爱搞研究的阿灿·2024-02-06 08:49
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他