FPGA时钟

FPGA_ip_pll

一pllip核简介pll即锁相环，可以对输入到fpga的时钟信号，进行分频，倍频，占空比的调整，从而输出期望的时钟。
哈呀_fpga·2024-02-08 23:24

FPGA_工程_基于Rom的VGA图像显示

一工程框图框图中，CLK_in，Vga_ctrl，Vga_pic模块已有，只需要对顶层模块进行修改，并将romip例化添加到Vga_pic模块的.v文件中，对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法：使用matlab将图像格式转化为，.mif数据文件，再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
哈呀_fpga·2024-02-08 23:24

STM32——LCD（1）认识

LED和OLED显示器5.显示器的基本参数（1）像素（2）分辨率（3）色彩深度（4）显示器尺寸（5）点距二、液晶控制构成三、液晶面板的控制信号1.LCD接口信号分类2.控制信号（1）RGB信号线（2）同步时钟信号
CXDNW·2024-02-08 22:04

【FPGA开发】Modelsim和Vivado的使用

本篇文章包含的内容一、FPGA工程文件结构二、Modelsim的使用三、Vivado的使用3.1建立工程3.2分析RTLANALYSIS3.2.1`.xdc`约束（Constraints）文件的产生3.3
Include everything·2024-02-08 22:56

STM32CAN总线接口发送和接收数据

与I2C、SPI有时钟信号的同步通讯方式不同，CAN通讯并不是以时钟信号来进行同步的，它是一种异步通讯，只具有CAN_High和CAN_Low两条信号线
风花树_1987·2024-02-08 21:31

10、STM32时钟系统

1、STM32有5个时钟源：HSI、HSE、LSI、LSE、PLLHSI是高速内部时钟，RC振荡器，频率为16MHz，精度不高。可以直接作为系统时钟或者用作PLL时钟输入。
是会一条路走到黑的呀·2024-02-08 21:23

centos7搭建集群过程

集群搭建过程第一步：ping测试第二步：修改主机名第三步：修改IP地址与域名映射关系第四步：重启reboot第五步：关闭防火墙第六步：关闭SELinux第七步:免密登录第八步：时钟同步第九步：安装JDK
妖怪书生·2024-02-08 21:06

按小时生活日记，希望可以永远持续学习。

已经研究了好长时间的番茄时钟，时间规划，日行程分配等等。这两天，我终于开始放弃别人已经给我规划好的规则和重点，只是简单的尝试着将自己当做一个闹钟，并按照的小时计时来分配任务。
喬茧·2024-02-08 21:57

Multisim14.0仿真（五十六）74LS76双JK触发器应用设计

一、74LS76简介：74LS76是带有独立的JK时钟脉冲、直接清除输入和直接设置的双JK触发器。当时钟设置为高电平时，将接收数据
colin工作室·2024-02-08 20:24

【TC3xx芯片】TC3xx DMA模块详解

目录前言正文1.功能简介2.DMA使用的时钟3.DMA资源4.DMA中断5.DMA资源分区6.DMA通道6.1DMA通道请求控制6.2DMA软件请求6.3DMA硬件请求6.4DMA软件和硬件组合请求6.5DMA
汽车电子嵌入式·2024-02-08 18:49

时间去哪里了？

早上跑步，上午打扫卫生，侍弄花草，洗衣服，一切收拾好后，看看时钟11点左右，该买菜做饭了，当美食做好吃过饭后，已经1点左右，该午休了。
上善若水_30cf·2024-02-08 18:16

STM32CubeMX的使用，配置DMA串口

时钟和晶振配置不多说了，网上都很全了，可以不使用外部晶振，
随风飘零翼·2024-02-08 16:51

CubeMX配置STM32F103C8T6多路ADC配合DMA采集

目录CubeMX配置工程配置时钟编辑配置串口配置LED灯配置ADC代码编写重定向定义如下全局变量ADC中断实物展示工程文件CubeMX配置工程配置时钟配置主频和ADC采样时钟把主频设置为72M，经过6分频后
田甲·2024-02-08 16:21

Cubmax 串口

串口通信使用少量的引脚来传输数据，通常由三条通信线组成：数据线（DataLine）、时钟线（ClockLine）和地线（GroundLine）。
琦子爱·2024-02-08 16:20

STM32G431基本板载资源cubeMX配置合集（自用）

STM32cubeMX配置RCC时钟配置RCC时钟配置，G431嵌入式板子自带24Hz外部晶振所以选择外部晶振寄存器注：24Hz外部时钟资源需要自己填入选择高速外部时钟HSE，选择PLLCLK将这个频率引入全局主频
松花江上接空大·2024-02-08 16:19

如何使用CubeMax配置STM32F103VETx的独立模式多通道ADC

如何使用CubeMax配置STM32F103VETx的独立模式多通道ADC时钟和串口配置和上一篇文章一样,不再赘述ADC配置,这里PC0-PC5一共有6个IO对应IN10-IN15这里的采样时间可以自己根据实际情况选择
兢兢业业的搬砖人·2024-02-08 16:49

CubeMX配置STM32-ADC-DMA读取两个通道的电压值-HAL库

配置时钟和下载端口、串口配置ADC①:使能扫描转换模式(ScanConversionMode)，使能连续转换模式(ContinuousConversionMode)。
dlhto·2024-02-08 16:18

【STM32】STM32CUBEMX + ADC(单通道，双通道DMA)

并利用串口打印采集转换后的电压值1.工具IARSTM32CUBEMX开发板STM32F411VET6预备知识参见：【STM32】HAL库STM32CubeMX教程九—ADC2.工程配置2.1单通道2.1.1系统时钟
gfanbei·2024-02-08 16:17

SPI通信

SPI是一种高速，全双工，同步通信总线，在芯片上管脚仅只有四根线应用于：EEPROM,FLASH,实时时钟，AD转换器，还有数字信号处理四根线MISO;主设备数据输入，从设备数据输出；MOSI;主设备数据输出
码君·2024-02-08 16:13

iic的介绍

iic是用半双工的方式，由两个串口一个sda和scl，一个数据一个时钟其他spi，UASRT的需要(ch340)电平转换芯片，如果用iic不需要电平转换，硬件实现简单。
码君·2024-02-08 16:12

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA
CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】

移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效（d给出的信号的上升沿表示写入有效
CodingCos·2024-02-08 16:02

stm32 TIM定时器中断

一、TIM（Timer）定时器定时器可以对输入的时钟进行计数，并在计数值达到设定值时触发中断；16位计数器、预分频器、自动重装寄存器的时基单元，在72MHz计数时钟下可以实现最大59.65s的定时；不仅具备基本的定时中断功能
木子—大萌书·2024-02-08 15:58

STM32TIM定时器（1）

文章目录前言一、介绍部分TIM简介了解定时器类型基本定时器框图通用定时器框图高级定时器框图定时器级联关系所需简化定时器中断流程图时序部分预分频器时序计数器时序无影子寄存器计数器时序有影子寄存器计数器时序时钟树二
CC Cian·2024-02-08 15:55

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）文章目录【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）资料要求任务书设计说明书摘要设计框架架构设计说明书及设计文件源码展示资料要求包含此题目毕业设计全套资料
cqtianxingkeji·2024-02-08 15:51

串口通信原理详解

逐位依次传输的，只需一根传输线即可完成单向传输通信；如果有一对传输线就可以实现双向全双工通信（可以直接利用电话线作为传输线），从而大大降低了成本，特别适用于远距离通信，但传送速度较慢；1、串口划分标准串行接口按时钟同步方式不同
wespten·2024-02-08 15:17

串口通信原理

注：（1）ALIENTEK精英STM32开发板所使用的STM32F103ZET6最多可提供5路串口（2）串口设置的一般步骤可以总结为如下几个步骤：1)串口时钟使能，GPIO时钟使能2)串口复位3)GPIO
帅气小哥哥zxy·2024-02-08 15:47

串行通信原理

异步通信方式引脚通信接口背景知识并行通信传输原理：数据各个位同时传输；优点：速度快；缺点：占用引脚资源多；串行通信传输原理：数据按位顺序传输；优点：占用引脚资源少；缺点：速度慢；三种传输方式1、单工2、半双工3、全双工通信方式1、同步通信：带时钟同步信号传输
AB_Est·2024-02-08 15:45

Xilinx FPGA——在线升级

同以前单片机在线升级的做法一样，本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输，二、Flash芯片驱动规划Flash芯片的区域，一般bootloader放在起始位置，APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转
仲南音·2024-02-08 15:45

精彩案例详解 | Samtec联合艾睿开发新型英特尔Agilex™ 5 E系列 SoC 开发套件

随着"智能边缘"性能的提升，这些计算由使用多核CPU、FPGA、SoC等的嵌入式设备实现。智能边缘和嵌入式计算应用结合了更快的速度和更低的功率密度。
SamtecChina2023·2024-02-08 13:26

动态模拟时钟

动态模拟时钟是一种通过计算机程序来模拟实际时钟运行的方式。它通过不断更新显示屏上的时间来模拟实际时钟的运行。
Y T·2024-02-08 13:20

STM32——MCU简单介绍

文章目录一、单片机基础简介1.MCU简介（1）MCU的组成（2）常见的MCU2.STM32简介（1）STM32&STM8产品型号--各个字母的含义3.如何查手册（1）数据手册·芯片信息·总线框图·时钟树
老王WHH·2024-02-08 13:16

stm32 上电过程浅析

该文件的作用是检查硬件环境(包括外部晶振时钟的稳定等)、进行各种初始化操作(包括清空BSS段、初始化数据段、初始化时钟等
wu051778·2024-02-08 12:43

浅析STM32启动过程和启动文件

了解STM32的启动过程我们平时在使用STM32时，写程序一般都是直接从main函数开始，初始化系统时钟以及各个外设，然后进入while循环，执行逻辑功能函数。
hu_hong_hao·2024-02-08 12:13

stm32时钟初始化过程浅析

stm32时钟初始化过程浅析（大致梳理了一下32启动过程中时钟的初始化过程）加载main函数之前（启动代码中LDRR0,=__main之前），HCLK总线时钟默认上电是上一次断电前配置的频率加载到main
一个逍遥怪·2024-02-08 12:42

《瓦尔登湖》

至于具体时钟指向几时，以及你以何种心态在苦心经营着什么，这都不重要。004礼拜日应该用来把过得稀里糊涂的一周好好地结结尾，而不应该莽莽撞撞地去开始新的一周。
猫悟空·2024-02-08 11:42

第三十六个月

在这个小镇的旅店里，古老时钟敲出的，微弱响声，像时间轻轻滴落。有时候，在黄昏，自顶楼某个房间传来笛声，吹笛者倚著窗牖，而窗口大朵郁金香。此刻你若不爱我，我也不会在意。”
菁姝·2024-02-08 11:57

电赛控制题必备神器——使用Vofa+实现PID输出曲线观察

一、UART配置系统时钟因为UART需要时钟作为支撑，所以在配置UART之前需要配置好系统时钟。波特率配置在配置好时钟后，就可以根据时钟源和波特率进行参数设计了。
struggle_success·2024-02-08 09:17

【DIY】断电报警电路，电源监控装置

其核心是著名的小时钟芯片lm555（IC1）配置为一个多谐振荡器。另一个重要的组成部分是“自制
梓德原·2024-02-08 08:38

AD9361纯逻辑控制从0到1连载9-调整数据和时钟的相位关系

我们先看官方文档是怎么描述的006用来调整收数据接口的延时，高4bit表示时钟延时，低4bit表示数据延时。007用来调整发数据接口的延时，高4bit表示时钟延时，低
冰冻土卫二·2024-02-08 07:41

AD9361纯逻辑控制从0到1连载4-AD9361数据接口

参考文件《AD9361InterfaceSpecv2.5.pdf》AD9361和FPGA的数据接口如下图中红色框标识。可以配置为CMOS模式和LVDS模式。
冰冻土卫二·2024-02-08 07:40

【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】

请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符（{}）TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘
CodingCos·2024-02-08 07:38

vivado GATED_CLOCK、IOB、IO_BUFFER_TYPE、KEEP、KEEP_HIERARCHY、MARK_DEBUG

Vivado合成允许门控时钟的转换。要执行此转换，请使用：•VivadoIDE中的一个开关，指示工具尝试转换。•GATED_CLOCKRTL属性或XDC属性，指示工具关于哪个信号在门控逻辑中是时钟。
cckkppll·2024-02-08 07:37

FPGA_简单工程_数码管静态显示

一理论数码管是一种半导体发光器件，基本单位是发光二极管。以六位八段数码管为例，每段需要一个端口信号，6+8=14位。74HC595芯片：8位串行输入，并行输出的位移缓存器，其内部具有8位移位寄存器和一个存储器，具有三态输出的功能。二电路开发板：使用开发板上6位8段数码管，74HC595芯片。驱动6位8段数码管00000000->FFFFFFFF，循环显示，间隔0.5s。三信号框图（层次化设计思想）
哈呀_fpga·2024-02-08 07:05

Vivado -RAM

ip_ram定义了一个名为ip_ram的模块，该模块具有以下端口：sys_clk：系统时钟输入。sys_rst_n：系统复位输入。
Les baleines tombent·2024-02-08 07:35

STM32关键技术总结

STM32的几个深入功能目录1、时钟源2、锁相环3、备份SRAM4、lowpowermode5、DMAFlashRAM6、复位类型7、CMSIS8、STM32F4学习方法9、中断10、8080并行接口11
VirusVIP·2024-02-08 06:12

FPGA -VGA显示

一、VGA简介VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA显示原理：VGA通过引脚的模拟电压(0V-0.714V)
weixin_47300459·2024-02-08 06:32

ZYNQ——FPGA工程之VGA彩条显示

参考：https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0本文的工程下载链接：https://download.csdn.net/download/weixin
不缺席的阳光·2024-02-08 06:32

FPGA—VGA 显示器显示彩条（附代码）

目录1.理论2.实操2.1顶层设计2.1.1模块框图2.1.2代码编写2.1.3仿真验证2.2时钟生成模块2.3VGA时序控制模块2.3.1模块框图2.3.2波形图绘制2.3.3代码编写2.3.4仿真验证
咖啡0糖·2024-02-08 06:00

FPGA的VGA显示基础实验

文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用Verilog文件内容结果展示总结参考资料VGA介绍基本定义VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA
小艺的小依·2024-02-08 06:29
上一页 8 9 10 11 12 13 14 15 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他