FPGA时钟

LabVIEW电能质量监测系统

采用LabVIEW软件开发了一套高效的电能质量监测系统，该系统主要针对潜油电泵这一特定应用场景，通过现场可编程门阵列(FPGA)技术实现电压、电流等参数的实时数据采集，并对数据进行深入分析，最终
LabVIEW开发·2024-02-04 11:09

启新教育趣辅导02501060303_薛雅楠感悟

曾在《雨果》这个电影中听到过一句话，世界其实就像一个时钟，每一个人就像其中的一个零件，没有哪一个是多余的，缺一个也是不行的，因此我们没必要整天自怨自艾，又或是时时刻刻感到自卑，又或许是因为一次小小的失误而自责不以
Ditto_ccab·2024-02-04 10:47

RT-Thread(RTT)使用PWM设备驱动2212电机

前言基于RTT的PWM设备框架下，输出PWM波，利用Simonk电调驱动2212电机一、新建工程二、打开CubeMX三、配置外部高速晶振为时钟输入四、配置调试下载接口五、打开pwm输出通道，我这里用到的是定时器三的
我先去打把游戏先·2024-02-04 07:57

基于RT-Thread（RTT）的HAL库+ADC+DMA多通道采集

DMA的缘故，但RTT好像没有对应的DMA接口函数（或者我没找到），故尝试不使用RTT的ADC设备框架，直接使用HAL库对ADC进行DMA的配置一、创建工程二、打开CubeMX进行配置三、使用外部高速时钟四
我先去打把游戏先·2024-02-04 07:24

FPGA图像处理（一）腐蚀和膨胀算法之基本概念

一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作，这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作：先腐蚀、后膨胀平滑物体的轮廓，断开较窄的狭颈，并消除细小的突出物闭操作：先膨胀，后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑，消除小的孔洞，填补轮廓线中的断裂。
悲喜自渡721·2024-02-04 07:50

0202-2-存储器管理

第四章:存储器管理存储器的层次结构多层结构的存储系统存储器的多层结构CPU寄存器主存辅存可执行存储器寄存器和主存的总称访问速度快，进程可以在很少的时钟周期内用一条load或store指令完成存取。
武昌库里写JAVA·2024-02-04 02:09

平淡无奇的日子里总会有光

如此单调又无味的生活，随着时钟的滴答声流逝
树林家农庄·2024-02-04 02:50

CAN2无法通信问题

因此can2的启动前提是已经启动了can1.can通讯can2是基于can1的使用can2之前必须初始化can1单独使用CAN2时一定要同时打开CAN1和CAN2的时钟，否则CAN2无法正常工作，因为CAN2
不熬夜，早点睡·2024-02-04 00:23

STM32的USART分析

STM32f103ZET6芯片和3.5.0库开发方式的博文；如有不足指出，还望多多指教；串口框图工程建立后，需要在工程中添加stm32f10x_usart.h和stm32f10x_usart.c文件；串口设置的一般步骤①串口时钟使能
wuyuzun·2024-02-03 23:46

STM32微控制器 | 复习六 | USART原理及应用

优点：占用引脚资源少缺点：速度相对较慢三、串行通信的通信方式同步通信：带时钟同步信号传输。（SPI、IIC通信接口）异步
阿牛哥dd·2024-02-03 23:44

【INTEL（内部错误：子系统：CCLK，文件：/quartus/periph/cclk/cclk_gen7_utilities.cpp， 未在只读原子pr_part上设置全局标志（iterm 错误）

说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题，在PR角色实现修订期间，在针对IntelAgilex®7F/I系列FPGA设备进行编译期间，您在部分重配置（PR）区域中对M20K
神仙约架·2024-02-03 22:52

【FPGA】高云FPGA之IP核的使用-＞PLL锁相环

FPGA开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜·2024-02-03 22:51

【INTEL（ALTERA）】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败？

解决方法建议不再使用hps_autoSOF文件，请遵循最新的SoCFPGA引导使用指南，使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架·2024-02-03 22:15

SPI接口介绍

SPI有4个引脚：SS(从器件选择线)、SDO(串行数据输出线)、SDI(串行数据输入线)和SCK(同步串行时钟线)。
zsqt8888·2024-02-03 19:07

《诗经》中的鸣唱

婚庆时钟鼓迎娶。
惠尔好我·2024-02-03 17:41

TQ15EG开发板教程：在VIVADO2023.1 以及VITIS环境下 检测DDR4

完成创建工程添加设计模块设置模块名称在模块中添加mpsoc器件双击器件进行配置若有配置文件预设可以直接导入配置选择.tcl预设文件导入即可具体配置内容如下串口配置，设置MIO电压为1.8V，打开两个串口输入时钟配置输出时钟配置
mcupro·2024-02-03 17:33

freeRTOS / day02

InternalClock1.1.2Prescaler-->预分频系数1.1.3CounterPeriod-->重装值1.1.4Prescaler和CounterPeriod计算公式定时时间（s)=（预分频系数+1）*（重装值+1）/系统时钟主频
溪北人·2024-02-03 17:51

STM32标准库——（6）TIM定时中断

1.TIM简介TIM（Timer）定时器定时器可以对输入的时钟进行计数，并在计数值达到设定值时触发中断16位计数器、预分频器、自动重装寄存器的时基单元，在72MHz计数时钟下可以实现最大59.65s的定时不仅具备基本的定时中断功能
郑老师的小学童·2024-02-03 17:48

STM32标准库——（9）TIM编码器接口

自动控制CNT自增或自减，从而指示编码器的位置、旋转方向和旋转速度每个高级定时器和通用定时器都拥有1个编码器接口两个输入引脚借用了输入捕获的通道1和通道22.正交编码器编码器接口相当于一个带有方向控制的外部时钟它同时控制着
郑老师的小学童·2024-02-03 17:46

K8S简介和安装部署详细教程

节点组件及功能Slave节点组件及功能安装部署二进制包kubeadm工具二、准备工作软硬件要求集群规划环境配置修改hosts配置配置SSH免密登录关闭Swap分区禁用SELinux关闭防火墙修改内核参数配置集群时钟同步配置
猫吃了源码·2024-02-03 15:20

执子之手与子偕老

寂静无声的冬夜，树的、路的、人心的缄默，在时钟的轻敲下慢慢结冰。就在这样的寒夜里，偶然间，我想挥笔，写一写我们的爱情。
嘻嘻_d073·2024-02-03 14:48

[经验] 怎么扣主板电池-如何安装主板电池 #职场发展#其他

它主要用于提供计算机的实时时钟和BIOS内存供电。如果主板电池电压不足或者没有电了，系统会遇到很多问题，比如无法检测硬件、时间不正确等等。因此，当主板上的电池电压过低时，我们需要换电池。
悲伤GG爆33·2024-02-03 14:14

重温FPGA设计之bcd加法器verilog实现

1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:[email protected]//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国·2024-02-03 13:23

FPGA——verilog实现加法器（详细）

1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码：modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出，co为进位数据的输出assignso=a^b;//根据真值表可得so为a，b异或逻辑后的结果assignco=a&b;//根据真值表可得c
逃亡的诗·2024-02-03 13:22

【FPGA & Verilog&Modelsim】 8bitBCD码60计数器

可私信获取整个项目文件8bit即有8位二进制BCD码，全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制（0000-1111）16个中选择10个作为十进制0-9；常见的BCD码是8421码本项目使用两组BCD码（每组4bit，共8bit，故称为8bitBCD）（高位0-5，低位0-9）组成0-59计数器闲话不多，上代码计数值qout达到60时，cout进位输出
去追远风·2024-02-03 13:51

40G/50G 高速网络接口

AXI4_Stream发射接口-256位信号信号I/O时钟域描述tx_clk_out输出AXI发射时钟。所有TX信号均以此时钟为参考tx_axis_tready
ime2224·2024-02-03 13:20

【FPGA & Verilog】各种加法器Verilog

1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明（1）assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值，必须以assign或者deassign开始assign[delay]wire_
去追远风·2024-02-03 13:18

2018-03-15

我在属于我的世界里游走着，这一刻的分分秒秒为我欢呼，我荡漾在时钟的怀抱中呢喃……我记不清我有多久没有拥有这份宁静了，二胎横空出世，让我突然从职场中反转到家庭主妇中，我时常蓬头垢面的忙到半晌才可吃上一口早饭
二胎妈·2024-02-03 12:30

MCU方案选型和进口替代，点击查看~

一、MCU简介MCU（微控制单元）俗称单片机，可被认为是CPU的缩减版本，把CPU的频率与规格进行缩减处理，并将RAM、ROM、时钟、A/D转换、定时/计数器、UART、DMA等电路单元，甚至包括USB
芯智雲城·2024-02-03 12:48

TCP/IP LWIP FPGA 笔记

参考资料：正点原子LwIP之网络接口netif（ethernetif.c、netif.c）-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议，又名网络通讯协议，是Internet最基本的协议、Internet国际互联网络的基础，由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子
NoNoUnknow·2024-02-03 12:39

飞腾FT-2000/4处理器+复旦微FPGA+国产操作系统解决方案

XM-1203-FPGA飞腾定制主板自主可控，国产CPU、BIOS和国产Linux操作系统性能稳定，FT-2000/4处理器功能接口多样化，可扩展性强高度集成，具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

基于国产 FPGA + DSP+1553B总线 的大气数据测量装置的设计与实现

本文设计并实现了一种基于FPGA和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器，可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

国产飞腾ARM+FPGA电力行业 DCS 联合解决方案

联合解决方案概述在火电的发展过程中，随着社会对电力资源需求越来越高，以往较为粗放式的发电已经行不通了，需要更精细化的发电，以达到资源的最大利用。而这种控制都需要靠自动化技术来实现，单纯的人工是达不到这种效果的。作为国家基础建设的重中之重，电力系统可以凭借选用国产控制系统，来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统，可以减少对国外CPU的依赖，提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:51

RT-Thread时钟部分API指南：使用与源代码分析

layout:posttitle:“RT-Thread时钟管理”date:2024-1-2615:39:08+0800tags:RT-Thread时钟管理操作系统需要一个时钟用来规范任务时钟节拍时钟节拍的长度可以根据
唐·柯里昂798·2024-02-03 09:43

RK35x8-RTC(RX8025T)驱动加载

RTC芯片简介RX8025-T是EPSON推出的一款拥有I2C接口和温度补偿功能的新型实时时钟芯片，内部集成32.768KHz温度补偿晶体振荡器，可用于各种需要高精度时钟的场合。
荻夜·2024-02-03 08:14

STM32--USART串口（2）串口外设

STM32F103C8T6USART：USART1挂载在APB2总线上，USART2和USART3挂载在APB1总线上；二、USART框图TXE：发送寄存器空；RXNE：接收寄存器非空；波特率发生器：来源为APB2或APB1时钟的分频
芊寻(嵌入式)·2024-02-03 07:01

09：对点阵规律的探索

则d1=0;d2=0XFF;d3=0XFF;d4=0;#includesbitSER=P3^4;//定义输入端sbitRCLK=P3^5;//锁存时钟sbitSCLK=P3^6;/
浅陌pa·2024-02-03 06:53

四通道时间数字转换器MS1050NA

MS1050NA不使用任何PLL技术，它计算内部所有STOP信号测量值，与配置的参考时钟进行比较。每个STOP通道可以实现最高的测量精度为10ps，最小脉冲间隔10ns，通过SP
Yyq13020869682·2024-02-03 06:12

vivado 在CSV文件中使用I/O端口列表

在CSV文件中使用I/O端口列表CSV文件CSV文件是FPGA和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息，请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll·2024-02-03 03:24

STM32学习笔记(六) —— 配置系统时钟

1.时钟树从图中可以看出一共有四个时钟来源，分别是内部高速时钟、内部低速时钟、外部高速时钟接口、外部低速时钟接口，这些时钟源经过内部的倍频分频后提供给各外设使用。
SSS&10&01·2024-02-03 02:51

STM32时钟系统

一、什么是时钟系统时钟系统由振荡器（信号源）、定时唤醒器、分频器等组成的电路。振荡器：用来产生重复电子讯号的电子元件。其构成的电路叫振荡电路，能将直流电转换为具有一定频率交流信号输出的电子电路或装置。
穿越过来的全栈工程师·2024-02-03 02:21

在大理的日子

时钟在不知不觉中完全被屏蔽。没有时间与空间的概念，只有当下的清静、自在、无欲无求。
雲溪lisa·2024-02-03 02:01

组装表和复刻表哪个好用?主要从以下几个方面

这种方式相对复刻表来说更具个性化和创造力，因为时钟爱好者可以根据自己的喜好选择不同的表壳、机芯、指针等零件，甚至可以定制各种功能。另外，组装表也提供了一个深入了解手
腕表王子·2024-02-03 01:35

STM32F1 - 概述STM32F103ZET6

内部功能模块：2>引脚图3>内部框图5大系统：1>CPU：Cortex-M3；2>系统时钟；3>总线系统：AHB，APB1，APB2；4>存储器:Flash(512KB)；SRAM(64KB);5>外设
零号-轩工·2024-02-03 00:59

51单片机毕设-系统定时器os_timer.c

系统定时器-任务函数5>系统定时器-停止函数1>系统定时器概述为了解决51单片机内部定时器不足，基于SysTick系统嘀嗒的基础上，模拟出多路定时器；51单片机内部定时器通常有3路：Timer1：用于串口时钟
零号-轩工·2024-02-03 00:28

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核，基于OpenCV计算机视觉库，针对AMDFPGA、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin·2024-02-02 23:12

学习记录(1)

··外设时钟一般默认是关闭，在使用一个外设前需要使能开启时钟，可能还需要使能外设总线系统时钟··若外设需要使用中断操作，需要使能中断和配置
枫-琳·2024-02-02 23:29

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。
北京不北·2024-02-02 23:52

Linux下PCI设备驱动开发详解（一）

尤其被现在的异构计算GPU/FPGA、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间，驱动程序位于内核空间。linux系统规定，用户空间不可以直接调用内核函数，所以必
北京不北·2024-02-02 23:51

以太网驱动详解之 MAC、MII、PHY 详解

KSZ9031提供的是RGMII接口，支持10/100/1000Mbps，作为千兆网使用时，硬件需要RGMII接口应用，提供125MHZ参考时钟信号，使用4个差分对；作为百兆网，使用MII接口，25MHZ
芒果520·2024-02-02 20:00
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他