FPGA选型

ceph、gluster、longhorn选型对比

CephCeph是一个分布式的存储系统，可以在统一的系统中提供唯一的对象、块和文件存储。名词解释：RADOS：由自我修复、自我管理、智能存储节点组成的可靠、自主、分布式对象存储LIBRADOS：一个允许应用程序直接访问RADO的库，支持C、C++、Java、Python、Ruby和PHPRADOSGW：基于存储桶的REST网关，兼容s3和SwiftRBD：一个负责任的，完全-分布式块设备，使用Li
科氏加速度·2024-01-12 07:28

几个2D图形库的比较 ——fabric \ konva \ leaflet \ pixi

本文将从技术选型的各种考虑因素（如技术的社区活跃度、文档丰富程度、具体落地案例、性能、适用场景、人员学习成本等）对这四个图形库进行对比,并针对编辑能力做了详细的对比表，仅供参考~二、图形库简介1.fabric.jsFabric.j
蓝瑟·2024-01-12 05:37

用于汽车发动机整车系统检漏及压力测试快速密封连接器 GripSeal格雷希尔快速密封接头有哪些解决方案？

多达近千种标准型号，用户可直接根据选型手册，选择适合自己的标准品。
格雷希尔020·2024-01-12 01:18

aigc修复美颜学习笔记

目录GFPGAN进行图像人脸修复美颜修复畸形手势GFPGAN进行图像人脸修复原文：本地使用GFPGAN进行图像人脸修复_人相修复处理网页csdn-CSDN博客人脸修复1.下载项目和权重文件2.部署环境3
AI视觉网奇·2024-01-12 00:00

合工大苍穹战队视觉组培训Day5——机器学习，图像识别项目

现在手里做了三个项目不过大多差不多，一个是FPGA的图像增强，主要是做去雾处理；一个做视觉引导机械臂；一个是FPGA的神经网络搭建。
工大电科小趴菜·2024-01-11 21:40

浅谈前端工程化

它的意义：帮助前端工程进行技术选型、统一规范管理、测试、构建和部署等前端工程化的范畴应该包含四化：模块化组件化规范化自动化本文主要针对以上的四化展开简短的论述。
爱问的艾文·2024-01-11 20:51

FPGA图形化前仿真

引言上文提到电路连接如下：期望结果如下：一.创建wrapper文件1.创建HDLwrapper；2.要是该文件不是顶层（setastop），则需要把文件置于顶层二.综合1.综合的目的主要是排除语法的错误；2.内存使用和性能进行了优化等等三.写前仿真激励文件四.测试文件`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/01/111
我来挖坑啦·2024-01-11 19:19

酿酒生产废水处理设备如何选型

选型酿酒生产废水处理设备是确保废水处理过程高效稳定的关键步骤。酿酒生产过程中，产生的废水中含有大量有机物和悬浮物，因此需要选择适合的设备来进行处理。首先，要根据酿酒生产废水的特点进行选型。
博水环保污水处理·2024-01-11 17:20

智能芯片与系统基础知识（AI芯片）

权重–突触，偏置–阈值，激活函数–神经元2.AI芯片的种类有哪些CPUGPUFPGAASIC
youngbarry·2024-01-11 16:32

在FPGA上搭建Cortex-m3软核

在FPGA上搭建Cortex-m3软核前言说是在fpga上搭建，其实还是比较偷懒了，在Vivado上进行搭建，比较方便。
黄铠杰echo·2024-01-11 16:32

构建数字化美食未来：深入了解连锁餐饮系统的技术实现

1.技术选型与系统架构在开始设计开发前，首先要考虑选择合适的技术栈和系统架构。
万岳科技系统开发·2024-01-11 16:49

架构师常用的ChatGPT通用提示词模板

技术选型与评估：如何选择合适的技术栈和工具，并进行技术评估和风险分析？模块划分与解耦：如何合理划分系统模块，降低模块间的耦合度，提高可维护性和可扩展性？
BTCKing·2024-01-11 16:16

机器视觉中-AI缺陷检测算法模型的硬件配置，理论计算方法和选型理由分析和说明，例：织物的缺陷检测

前言：构建人工智能算法训练服务器，往往很难知道需要配置的硬件理由。因为构建一个能够训练、学习模型要考虑太多的因素：1需求：你的图片的多少、大小；你要检测的节拍周期；你的缺陷在途中占的比例，如此等等，需求本身就很多输入，难定义：2硬件：算力的衡量一般用GPU,但是，如要自己搭配一个“适合”的模型，粗了GPU，你要考虑CPU,RAM，如果多卡，你需要考虑通讯，带宽...所以，基本上，很难只用一个指标来
Franklin·2024-01-11 16:30

CRM系统是否适合企业，有哪些判断标准？

企业在选型时，往往被琳琅满目的选择弄得眼花缭乱，选择一款合适的CRM可能会让人觉得像在迷宫中探索。别担心，勇敢的探索者，这篇指南将为您提供地图和指南针，让您清楚如何判定CRM系统是否适合自身企业。
TICKI™·2024-01-11 14:15

CRM选型有哪些技巧？

下面我们从CRM选型、区别、推荐、好处等方面来说说，小微企业需要用的CRM系统什么样？选择CRM时要注意什么？选择CRM系统时，某些特质是不
TICKI™·2024-01-11 14:15

CRM选型注意事项：哪些功能比较重要？

客户忠诚度可以说是每个企业的发展命脉。建立并培养客户忠诚度需要深入了解您的客户并根据他们的独特需求来决定相应的互动方式。这就是CRM管理系统发挥作用的地方——它们拥有强大的功能库，旨在赋予您的企业客户关系战场“攻城略地”的力量。但随着众多CRM系统的不断涌现，选择合适的系统就像海底捞针。不要担心，这里有一份指南，告诉您企业选择CRM系统时要注意的功能有哪些？1、客户管理任何CRM的核心都在于其客户
TICKI™·2024-01-11 14:45

FPGA的电平标准

FPGA的电平标准标准介绍标准介绍TTL：三极管单端输出（FPGA板子上的IO电平标准）几十MHZCMOS：MOS管单独输出，功耗低，翻转快（<150MHZ）LVDS：低压差分信号LVPECL:高速差分
云影点灯大师·2024-01-11 13:51

Triumphcore FPGA调测试记录

FPGA采用XilinxpynqZ2开发板。
KGback·2024-01-11 13:50

golang之web框架对比选型

golang之web框架对比选型常用框架beego、gin、Echo、iris根据项目情况、团队情况：功能上，生态上，性能上三方面考虑目前下面github上最新的统计，可以借鉴参考gin支持中间件、可以利用中间件做认证
程序员朱哥·2024-01-11 13:31

亚信安慧AntDB引领数字化转型：浙江移动成功实现CRM系统全域改造

整个项目经历了选型准备、试
亚信安慧AntDB数据库·2024-01-11 12:18

ASIC与FPGA哪个前景好？FPGA有必要转ASIC吗？

ASIC和FPGA选哪个好？两者的流程有什么区别？FPGA有必要转ASIC设计吗？
宸极FPGA_IC·2024-01-11 11:26

FPGA开发项目限时免费！

在科技飞速发展的今日，FPGA（现场可编程门阵列）技术作为核心的支撑力量，在多个领域扮演着不可或缺的角色。而作为科技先锋的您，是时候把握时代机遇，成为这个高速成长领域的翘楚了！
宸极FPGA_IC·2024-01-11 11:56

fpga的设计流程【科普】

一般来说，完整的FPGA设计流程包括电路设计与输入、功能仿真、综合优化、综合后仿真、布局布线、布局布线后仿真、板级验证与加载配置调试等主要步骤。
宸极FPGA_IC·2024-01-11 11:56

国产FPGA厂商有哪些？

FPGA，万能芯片！以其强大的并行计算能力、功能灵活可定制等优点，被广泛应用于通信、医疗、电力、军工等高速、大数据的领域，以及IC和ASIC设计原型验证系统等。
宸极FPGA_IC·2024-01-11 11:56

fpga目前就业形势咋样?

FPGA今年各厂给本科生的薪资大概是15-30K，研究生是20-40K，平均薪资在25k左右，当然具体薪资还要看去哪个公司，哪个城市，以及个人的学校、专业、能力水平、及包括面试时的表现，运气等，这些都会导致开出的薪资差比较大
宸极FPGA_IC·2024-01-11 11:24

EBAZ4205矿渣板zynq无法加载固件

1.故障现象：板子上电后无法加载固件，FPGAconfig_done指示灯不亮，JTAG可以扫描到PL和PS。
bifudoph·2024-01-11 10:11

矿渣板EBAZ4205上电后能够启动固件，JTAG无法扫描到PL和PS

1.故障现象板子上电后，fpga的configdone灯点亮，固件可以正常启动。但是使用JTAG无法在VIVADO中扫描到ZYNQ的PL和PS。
bifudoph·2024-01-11 10:11

第4章 初识STM32—零死角玩转STM32-F429系列

200集视频教程和1000页PDF教程请到秉火论坛下载：www.firebbs.cn野火视频教程优酷观看网址：http://i.youku.com/firege本章参考资料：1、《STM8和STM32产品选型手册
0木木0·2024-01-11 10:36

Flink/Doris生产环境方案选型的一些思考

以Flink为主的计算组件和以Doris为代表的存储+计算一体的方案选择问题是我们在技术选型过程中最常见的问题之一。也是很多公司和业务支持过程中会遇到的问题。
王知无(import_bigdata)·2024-01-11 09:37

FPGA设计Verilog基础之数据类型的作用和特点、常量和变量的代码示例详解

注意：后续技术分享，第一时间更新，以及更多更及时的技术资讯和学习技术资料，将在公众号CTOPlus发布，请关注公众号：CTOPlus在Verilog中，有多种数据类型可供使用，包括位向量类型、整数类型、实数类型、布尔型、时间类型和字符串类型等。下面详细介绍Verilog的所有数据类型、常量和变量的定义和使用方法。整型和实型用于表示数字，布尔型用于表示逻辑值。向量型用于表示多位数据，例如：reg[7
SteveRocket·2024-01-11 08:30

pcie应用记录 - pcie中断

项目场景：（1）fpga与国产龙芯3A3000cpu主板通过pcie总线进行通信；（2）主板采用rework国产实时嵌入式操作系统，fpga部分为xlinxa7系列及xilinx7xpcieip核；（3
zzyde2021·2024-01-11 08:30

pynq？启动！ pynq开发板连接宿主机+初始配置

前言：pynq架构介绍“用FPGA写了个外挂，被暴雪认定是非法第三方程序用的PYNQ+STM32，PYNQ负责从HDMI截图并用OpenCV算法找到目标，并把坐标发给STM32。
物质波波波·2024-01-11 08:29

基于FPGA的aes-128工程文件

前篇的aes-128实现文章的top层文件存在一点小BUG，下面的工程是优化后，而且包含了modelsim仿真文件，直接在modelsim上do该目录tb文件下的time_aes_top.do，即可仿真。下载链接：https://download.csdn.net/download/wyong0306/88398164
wyong0306·2024-01-11 08:28

基于intel(altera)FPGA OV5640摄像头 图像采集系统（完整代码）

此项目一共分为摄像头配置模块，图像采集模块，异步FIFO控制模块，SDRAM控制模块，SDRAM端口模块，VGA显示模块。摄像头配置模块直接采用IIC接口对摄像头进行配置：模块分化：IIC端口模块，IIC控制模块，和LUT查找表模块；配置图像像素输出为1280*720摄像头配置参数//涉嫌头参数配置-LUT模块modulelut_da(inputclk,inputrst_n,inputredy,/
wyong0306·2024-01-11 08:58

基于FPGA的密码锁

1.设计原理及要求基于FPGA实现的数字密码锁设计中，主要包括4大部分：FPGA器件、密码存储、译码电路、报警电路。
夜幕下的灯火·2024-01-11 08:56

一种OFDM调制解调器的FPGA实现

正交频分复用(OFDM)技术由于可以在提高数据传输速率的同时有效地对抗符号间干扰(ISI)，被广泛认为是高速数字传输的首选调制技术。目前OFDM已是欧洲数字音频／视频广播(DAB／DVB)、IEEE802．1la无线局域网(WLAN)的核心调制技术，而且有望成为3Gbeyond/4G的关键技术。在OFDM逐渐成熟的今天，如何降低通信系统的成本，使之能广泛的应用于数据传输系统当中，也成为OFDM研究
xl@666·2024-01-11 08:55

基于 Xilinx UltraScale 系列 PCIe 3.0 硬核的 NVMe IP 核

产品特点1.纯FPGA逻辑实现，物理层使用XilinxUltraScale系列PCIe核，基于自研高性能存储板卡（KU060芯片、**PCIe3.0X4接口**、三星970PCIeSSD）开发并充分验证
三角芯科技·2024-01-11 08:51

第一章、正交频分复用系统的基本原理-基于XILINX FPGA的OFDM通信系统基带设计

在信息时代的今天,通信技术在各种信息技术中起着支撑作用。人类社会对通信的需求越来越高,希望能够更加方便快捷地获取信息和进行沟通。因此,世界各国都在致力于现代通信技术的研究与开发和现代通信网的建设。而无线通信以其独特的便利性更是得到了人们的格外青睐。特别是在过去的十余年时间里,在数字信号处理、射频电路制造技术和半导体技术的推动下,无线通信获得了巨大的发展,便携移动设备变得更小、更便宜、更可靠。毫无疑
BinaryStarXin·2024-01-11 08:49

xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

一、创建除法ip核可以选择两个变量数相乘，也可以选择一个变量输入数据和一个常数相乘可以选择mult（dsp资源）或者lut（fpga资源）可以选择速度优先或者面积优先可以自己选择输出位宽还有时钟使能和复位功能二
坚持每天写程序·2024-01-11 08:49

FPGA课程设计--电子门锁的设计

0前言  这是一个关于FPGA的课程设计【只是一个简单的课程设计，并没有涉及很深的FPGA技术知识】，实物测试结果可以参考FPGA课程设计-电子门锁  视频中使用的板子是睿智助学的开发板，芯片型号为EP4CE6E22C8
quote6·2024-01-11 08:48

基于FPGA的数字密码锁电路设计（含程序）

录题目设计思路代码设计题目（1）4个按键分别设置4位数码管上的显示数字，当按键设置的数字与设置的4位密码一致时，蜂鸣器响，表示锁打开；（2）具备通过按键手动修改数字密码的功能；（3）具备按键消抖电路功能；（4）一定时间内无操作数字显示回到初始状态，数码管显示倒计时。设计思路我们可以用四个同bit位宽的寄存器把密码寄存起来，在按键时不断将现在按键的值与密码的寄存器对比，当所有对应位都相同时，蜂鸣器响
绯红姜梦·2024-01-11 08:16

IP使用心得-XDMA IP核使用

前言PCIe在FPGA的开发中可谓经常被用到，PCIeIP帮助开发者解决了协议层的事情，使对PCIe没有很多了解的的开发中也能开发，XDMA（DMA/BridgeSubsystemforPCIExpress
Bigbeea·2024-01-11 08:45

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果其中Vivado2019.2仿真结果如下：2.算法涉及理论知识概要正交频分复用（OrthogonalFrequencyDivisionMultiplexing,OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低速子载波，在每个子载波上调制数据，将所有子载波叠加在一起形成OFD
我爱C编程·2024-01-11 08:15

FPGA项目（8）——基于FPGA的电子密码锁设计

本次做的是基于FPGA的电子密码锁设计，先描述一下所实现的功能：该密码锁使用6位十进制密码，密码由开发板上的独立按键输入，有四个按键，一个按键控制系统开始启动，一个控制密码的自增，一个控制密码的自减，另一个用于确认密码输入
嵌入式小李·2024-01-11 08:14

Xilinx XDMA的PCIE通信

xdma_rw.exeh2c_0write0x0000000-b-fpc2fpga.bin-l4096sudo./dma_c2h.sh4096104sudo./dma_h2c.sh4096104
乾 乾·2024-01-11 08:14

【FPGA数学公式】使用FPGA实现常用数学公式

公式1：C=Z1/30由于在FPGA中进行的数据输入是串行的输入，我们需要做这么一个操作，即将输入的数据存入存储器中，然后每输入一个数据，按一个确定，说明数据已经输入，然后将数据存入存储器中，最后将输入的三十个数据从存储器中读取
fpga和matlab·2024-01-11 08:43

FPGA中AXI协议的理解及接口信号的中文描述

AXI协议AXI简介AXI4所采用的是一种READY，VALID握手通信机制，即主从模块进行数据通信前，先根据操作对各所用到的数据、地址通道进行握手。主要操作包括传输发送者A等到传输接受者B的READY信号后，A将数据与VALID信号同时发送给B，这是一种典型的握手机制。AXI总线支持burst传输。Burst传输（翻译成突发传输或者连续传输），指在同一行中相邻的存储单元可以连续传输的方式，只需要
Njustxiaobai·2024-01-11 08:12

Xilinx的JESD204B ip核的使用（以AD9154为例对寄存器参数进行计算）

JESD204B（pg066）JESD204B基础知识JESD204B时钟DeviceClock：设备时钟，不同的设备（DAC/ADC（采样时钟）和FPGA（glbclk））可以使用不同的速率的时钟，但是必须同源
Njustxiaobai·2024-01-11 08:42

FPGA低速接口SPI_I2C_UART的使用

SPISPI简介项目中时钟10MSPI通信有4种不同的模式，不同的从设备在出厂时被厂家配置为其中一种模式，模式是不允许用户修改的。主设备和从设备必须在同一模式下进行通信，否则数据会接收错误。SPI的通信模式是由CPOL（时钟极性）和CPHA（时钟相位）来决定的，四种通信模式如下：模式0：CPOL=0，CPHA=0；模式1：CPOL=0，CPHA=1；模式2：CPOL=1，CPHA=0；模式3：CP
Njustxiaobai·2024-01-11 08:42

FPGA驱动0.96寸OLED（SSD1306）

SSD1306驱动时序1、GDDRAM内部结构：（1）页寻址（2）水平寻址（3）垂直寻址2、初始化3、清屏4、发送数据三、子模块源码1、初始化2、清屏3、数据四、top源码五、仿真结果六、板级验证SPI主机写模式FPGA
LionelZhao·2024-01-11 08:10
上一页 20 21 22 23 24 25 26 27 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他