FPGA选型

gradle：Connection timed out 问题解决

gradle：Connectiontimedout问题解决gradle：Connectiontimedout问题解决先来重现一下问题公司技术选型使用了gradle作为构建工具问题重现使用的系统是windows10
哇~是小菜呀·2023-11-04 08:11

FPGA实现HDMI转LVDS视频输出，纯verilog代码驱动，提供4套工程源码和技术支持

目录1、前言免责声明2、目前我这里已有的图像处理方案3、本LVDS方案的特点4、详细设计方案设计原理框图视频源选择静态彩条IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI解码模块奇偶场分离并串转换LVDS驱动5、vivado工程1：IT6802版本6、vivado工程2：ADV7611版本7、vivado工程3：sil
9527华安·2023-11-04 06:32

Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA
9527华安·2023-11-04 06:02

FPGA实现LVDS视频输出，纯verilog代码驱动，提供2套工程源码和技术支持

方案的特点4、详细设计方案设计原理框图彩条视频奇偶场分离并串转换LVDS驱动5、vivado工程1：单路8bitLVDS6、vivado工程2：双路8bitLVDS7、工程移植说明vivado版本不一致处理FPGA
9527华安·2023-11-04 06:02

FPGA实现SDI视频解码PCIE传输 提供工程源码和QT上位机源码加技术支持

Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缓存PCIE发送通路SDI同步输出通路5、vivado工程详解6、驱动安装7、QT上位机软件8、工程移植说明vivado版本不一致处理FPGA
9527华安·2023-11-04 06:01

FPGA实现SDI硬件解码UDP网络传输，送工程源码和QT上位机显示程序

目录1.SDI视频格式简介2.SDI常用的FPGA编解码方案3.SDI接入FPGA板级硬件电路详解4.设计框架5.UDP网络传输vivado工程6.上板调试验证7、福利：工程代码的获取1.SDI视频格式简介
9527华安·2023-11-04 06:31

FPGA高端项目：图像采集+GTP+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTP全网最细解读GTP基本结构GTP发送和接收处理流程GTP的参考时钟GTP发送接口GTP接收接口GTPIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安·2023-11-04 06:30

滴滴/淘宝/微信/蘑菇街/casatwy等 iOS App的组件化架构漫谈

在重构项目之前涉及到架构选型的问题，我和组里小伙伴一起研究了一下组件化架构，打算将项目重构为组件
keyuan0214·2023-11-04 05:11

TSN工业以太网交换机选型介绍

目录前言TSN标准时间同步有限低延迟超高可靠性高效资源管理产品选型FR-TSN3208系列产品简介产品规格产品特点产品选型H3CIE4320ComwareV7系列产品简介产品规格产品特点产品选型H3CTSN
Yingfei-Yao·2023-11-04 04:14

基于FPGA的图像RGB转CMYK实现,包含testbench和MATLAB辅助验证程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1、RGB转CMYK的原理4.2、基于FPGA的实现方法5.算法完整程序工程1.算法运行效果图预览将仿真结果导入到matlab
简简单单做算法·2023-11-04 03:00

[激光原理与应用-75]：西门子PLC系列选型

目录一、西门子PLCPLC系列二、西门子PLCS71200系列2.1概述2.212xx系列比较三、西门子PLC1212C系列四、主要类别比较4.1AC/DC/RLY的含义4.2AC/DC/RLY与DC/DC/DC4.3直流输入与交流输入比较4.4继电器输出与DC输出的区别一、西门子PLCPLC系列西门子（Siemens）是一家知名的工业自动化和数字化解决方案提供商，其PLC（可编程逻辑控制器）系列
文火冰糖的硅基工坊·2023-11-04 01:06

SpringBoot整合数据库版本管理工具Liquibase，赶紧整起来！

数据库版本管理工具主要特性什么是数据库版本管理工具Flyway和Liquibase对比及选型二、Liquibase整合步骤1.引入pom依赖2.配置application.yml3.新建master.xml
零度念者·2023-11-03 23:21

国民技术通用MCU N32G452系列

产品主要资源典型应用产品资料选型与
m0_37755380·2023-11-03 23:33

立创商城的元件原理图怎么弄到ad_(50条消息)立创EDA元件封装导入AD软件教程

在绘制期间，最烦的事情莫过于芯片选型后的绘制部分了，原理图库绘制，PCB封装绘制。立创商城是众所周知的元件购买平台，也做得很好，大多数的元件都有绘制了封装可以下载。
Suez.张·2023-11-03 21:52

将立创EDA元器件封装导入PADS_VX_2.7的操作流程（需要同时安装Altium）

_2.7的操作流程注：需要电脑同时安装立创EDA、PADSVX2.7和AltiumDesigner首先打开立创EDA设计软件，登录并创建一个空白工程在元件库中找到自己需要的元器件，可以直接翻阅产品手册选型
ESCracker·2023-11-03 21:44

浅谈移动前端的最佳实践

首屏载入速度取得了一些优化成绩，对比下来有10s左右的差距：这次优化工作结束后，已经是第三次大规模折腾公司框架了，这里将一些自己知道的移动端的建议提出来分享下，希望对各位有用文中有误请您提出，以免误人自误技术选型单页
Joe?·2023-11-03 19:29

转：浅谈移动前端的最佳实践

首屏载入速度取得了一些优化成绩，对比下来有10s左右的差距：这次优化工作结束后，已经是第三次大规模折腾公司框架了，这里将一些自己知道的移动端的建议提出来分享下，希望对各位有用文中有误请您提出，以免误人自误技术选型单页
山高月小-水落石出·2023-11-03 19:27

IPM是如何控制三相电机的

IPM控制原理怎么验证IPM是否损坏IPM的PCB设计IPM厂家和参数选型（老司机）IPM模块是什么？
老狗休跑·2023-11-03 18:30

FPGA驱动LCD1602（IIC） Verilog代码（四）------ 顶层模块

一、概述顶层模块就是例化lcd初始化模块和写命令/数据模块，然后把两个模块连接起来就完成了先贴一下最后实现的效果图顶层模块代码如下二、Verilog代码modulelcd_drive(inputclk,//时钟信号50minputrst_n,//按键复位outputscl,//iicsclinoutsda//iicsda);wireclk_1m;//1m的时钟信号wiredone_write;//
努力向前的小徐·2023-11-03 18:08

FPGA顶层模块设计

`include"param.v"moduleov5640_sdram_vga(inputclk,inputrst_n,//ov5640portinputcmos_vsync,inputcmos_href,input[7:0]cmos_din,inputcmos_pclk,outputcmos_xclk,outputcmos_pwdn,outputcmos_reset,outputcmos_sio
joker-fpga·2023-11-03 18:37

顶层设计模块

顶层模块就是最终直接提交给编译器进行处理并在FPGA芯片上直接实现的。
叶慧琳·2023-11-03 18:06

python verilog顶层连线_FPGA中顶层模块与各子模块之间的连接线类型

顶层模块：mix_modulemodulemix_module(CLK,RSTn,Flash_LED,Run_LED);inputCLK;inputRSTn;outputFlash_LED;output[2:0]Run_LED;/**********************************///wireFlash_LED;//regFlash_LED;flash_moduleU1(.CLK
weixin_39736934·2023-11-03 18:05

USRP_B210之FPGA分析2：顶层以及各个模块的互联

上一篇看了顶层图，这里我们要看一下顶层有几个模块以及怎么样的连接关系以及各自功能。首先看层次图：这里我们也截图一下b200_core这个模块：这里又一个关键的radio模块：这里面看到隐藏着两个模块，数字上变频DUC模块和数字下变频DDC模块。这两个能实现8MHZ的数字变频，当然消耗资源也是巨大的。
mcupro·2023-11-03 18:31

FPGA Verilog基本语法及模块说明

文章目录1.FPGAVerilog基本语法及其说明（附）assign/always语法格式2.模块（module）2.1模块简介2.2模块结构2.3模块解析2.3.1端口定义2.3.2参数定义2.3.3
Zz小叔·2023-11-03 18:01

FPGA小白养成记-RAM实验

RAM即随机存取储存器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，频率决定了它的读写速度。存放程序以及程序执行过程中产生的中间数据，运算结果等是RAM的主要用途。今天的实验就是用VIVADO来做RAM实验。1.实现思路我们打算分两个模块来写，一个是顶层模块，一个是负责读写的模块。设置IP核的步骤就不说了。那么首先我们思考一下如何来写RAM的读写模块。首先读数据
奥利佛佛佛佛·2023-11-03 18:00

（10）FPGA顶层通用模块（学无止境）

2通用顶层FPGA通用顶层模块有：1）时钟模块时钟模块主要是PLLIP核。2)调试模块调试模块主要是调试IP核和调试子模块（自己编写的调试模块）。3)用户子模块1。。。3)用户子模块N用户子模块主要
宁静致远dream·2023-11-03 18:30

#()的用法【FPGA】

用法2种：1预处理参数。2时间延时。在Verilog中，#()是一个参数化的模块声明，用于定义模块的参数。这些参数可以在模块实例化时被传递，以便在模块内部使用。#()中的参数可以是数字、字符串或其他参数化模块。具体说明如下：1.#()中的参数可以是数字、字符串或其他参数化模块。2.参数可以在模块实例化时被传递，以便在模块内部使用。3.#()中的参数可以有默认值，如果没有传递参数，则使用默认值。4.
cfqq1989·2023-11-03 18:26

FPGA基于Vivado开发，设计顶层文件Top.v

一通废话首先得承认，我并不是主动拥抱顶层文件这套思路的，原因很简单，能用就行干嘛费劲搞那么多东西。起初知识点亮一个LED灯，整一个半加器的简单模拟，也确实根本用不上。后边工程有一定的负责度，例如设计数字时钟，LCD1602驱动设计等等，这个时候我就发现了层次化设计的一个便捷之处，在于他们方便复用，只需要定义好一个功能Module，可以在仿真–下板之间无缝衔接，增加了自己开发的效率，减少不必要的注释
大宝天天见D·2023-11-03 18:25

FPGA实现ICA算法第四弹：顶层模块的设计

FPGA开发可以采用由底层到顶层的设计方式，先设计一个个底层模块，最后使用顶层模块将各个底层模块连接起来，并搭建系统对外接口，这样设计比较简单，开发速度也比较块。
Super_goudan·2023-11-03 18:54

顶层模块【FPGA】

1顶层模块：不能像C语言的h文件那样，把io的定义放在其他文件。在Verilog中，顶层模块是整个设计的最高层次，它包含了所有其他模块和子模块。顶层模块定义了整个设计的输入和输出端口，以及各个子模块之间的连接方式。IO的定义通常是放在顶层模块内部，用来定义整个设计的输入和输出端口。在顶层模块中，我们可以使用模块IO来声明下方的空间来定义模块的功能，通常使用RTL（RegisterTransferL
cfqq1989·2023-11-03 18:18

实际工程中的电机选型

目录1、概述2、常用电机3、步进电机4、伺服电机1、概述电机选型是控制工程设计中的十分重要的环节，它涉及到选择适当类型和规格的电机以满足特定应用的需求，不同的应用需要不同类型的电机，同时负载特性、运行环境
huy1n9·2023-11-03 16:55

现代风格设计，大美至简！福州中宅装饰，福州装修

住宅现代风格设计是较为流行的风格注重家居空间的布局与使用功能的结合追求时尚和潮流客厅空间简约风格已经成为装修的一种流行趋势讲究以简洁的视觉制造出简单的风格客厅的空间整体户型是纵向客餐厅一体采用挂式电视柜与大理石电视墙家具的选型倾向功能性与观赏性兼具包含了色彩的连带感整个空间联动性特别好餐厅空间餐厅的背景柜也可以作为书柜装饰柜在没有独立书房的户型餐厅也可以作为阅读与书房
� Reborn .�·2023-11-03 16:21

低代码配置实践，JVS三天搞定资产管理

可视化方式实行开发和构建应用，从而满足企业的需求，不需要代码或者少量代码即可实现，我们选型的是JVS快速开发pigtail（低代码开发工具），经历简单的学习，让业务人员和职能人员快速上手，节省了周期和企业的成本
jonyleek·2023-11-03 15:59

Pytest框架实战

在接口测试框架技术选型上，可以选择可以Java技术栈或者是Python技术栈的体系来搭建这部分，一般而言对众多公司而言都是围绕Java技术栈或者是Python技术栈以及两个语言都并行的模式来进行自动化测试技术的落地以及在业务侧测试效率的提升
程序员Baby~·2023-11-03 15:28

pythonweb框架django_Django企业开发实战 高效Python Web框架指南

博客需求评审51.2.2评审之后61.3功能分析61.3.1需求列表61.3.2功能点梳理71.3.3模块划分81.4模块划分91.4.1实体及关系91.4.2模块划分101.5本章总结12第2章框架基础和技术选型
weixin_40001275·2023-11-03 15:52

Eclipse+Java+Swing+Mysql实现网上订餐系统【建议收藏】

目录一、系统介绍1.开发环境2.技术选型3.系统功能4.数据库二、系统展示1.登录系统2.用户-注册系统3.用户-主界面4.用户-用户点餐5.用户-查询订单6.用户-修改密码7.管理员-主界面8.管理员
水坚石青·2023-11-03 14:53

数据中心机房末端配电技术与产品监控选型

摘要：数据中心机房末端配电的可靠性、稳定性和可维护性直接关系到IT设备的安全供电。数据中心的末端配电技术主要有两种，一种采用列头柜加电缆配电，另一种是智能小母线配电。分别对两种配电技术进行了介绍和探讨，最后对两种配电方式进行了对比分析，得出一些有益的结论。关键词：数据中心；末端配电；列头柜；智能小母线1概述数据中心是国家确定的“新基建”七大领域之一。数据中心在国民经济和社会发展中所起的作用越来越重
WX18702112873·2023-11-03 14:44

紫光同创PG2L100H关键特性评估板，盘古100K开发板，可实现复杂项目的开发

本原创文件由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处盘古100K开发板详情盘古100K开发板(紫光同创PG2L100H关键特性开发板)采用紫光同创28nm工艺的FPGA
小眼睛FPGA·2023-11-03 13:21

【紫光同创logos2 FPGA PCIe软件栈设计】

紫光同创logos2FPGAPCIe软件栈基于同创logos2系列FPGA自研PCIe软件栈驱动层设备初始化Deviceoperation设备卸载API层配置空间访问接口bar访问接口dma操作接口其他操作接口
球场小码农·2023-11-03 13:51

【紫光同创国产FPGA教程】【PGL50H第六章】DDR3 读写实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-03 13:51

【紫光同创国产FPGA教程】【PGL50H第八章】PCIE 通信测试实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-03 13:51

【紫光同创国产FPGA教程】【PGL50H第九章】OV5640 双目摄像头实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-03 13:51

浅谈新能源汽车充电桩的选型与安装

叶根胜安科瑞电气股份有限公司上海嘉定201801摘要：电动汽车的大力发展和推广是国家为应对日益突出的燃油供需矛盾和环境污染，加强生态环境保护和治理而开发新能源和清洁能源的措施之一，加快了电动汽车的发展。如今，电动汽车已经进入千家万户，配套使用的电动汽车充电桩也越来越受欢迎。交流充电桩是一种为有车载充电机的电动汽车提供交流电源的装置。充电桩的供配电设计是为了保证电动汽车的充电安全，消除消防安全隐患的
Acrel13916234315·2023-11-03 12:19

Intel oneAPI笔记（1）--oneAPI简介、SYCL编程简介

它旨在简化可充分利用英特尔各种硬件架构（包括CPU、GPU和FPGA）的应用程序的开发oneAPI一个重要的特性是开放性，支持多种类型的架构和不同的硬件供应商，是一种统一的编程模型。
亿维数组·2023-11-03 12:00

解析ERP管理系统的实施难题及解决方案

然而，在实施ERP管理系统的过程中，企业往往会遇到许多难题，如系统选型、流程规划、数据准备、系统上线等。
早小职·2023-11-03 09:57

FPGA、vivado、Verilog使用过程中的一些问题记录

1.关于做仿真的报错今天在写完测试文件做仿真时出现以下错误：[VRFC10-529]concurrentassignmenttoanon-netright_a1isnotpermitted[“E:/vivado/projects/asy_LIF_model/asy_LIF_model.srcs/sim_1/new/tb_test.v”:37]经查找发现：不管子模块本身的输出是wire型还是reg型
天津大学微电子小学生·2023-11-03 09:25

vivado报错 ：Syntax error near “non-printable character with the hex value ‘0xef‘“.

["D:/FPGAexercise/XYW/project_divider/project_divider.srcs/sources_1/imports/easy_divider/divider.v":
Yeye ——·2023-11-03 09:24

C指针 取地址符& 取值符*

int*MFSS_Pointer;#defineFPGA_ADDR0x0a0000000//CE2MFSS_Pointer=(int*)(FPGA_ADDR+4*i);*MFSS_Pointer=(data_qintmain
者乎之类的·2023-11-03 07:02

FPGA HLS 的机理

HLS(high-levelsynthesis)称为高级综合,它的主要功能是用C/C++为FPGA开发算法。这将提升FPGA算法开发的生产力。Xilinx最新的HLS是VitisHLS。
姚家湾·2023-11-03 05:57

FPGA HLS 基于stream的池化单元 hls优化&约束

池化算法设计将池化操作分为两步horizontal和vertical：先做横向的池化，将池化结果存下来，传给垂直方向的池化再做垂直方向的池化例如一个3*2的池化先做水平horizontal方向的1*2的池化：再做垂直vertical方向3*1的池化：硬件设计128*128的特征图，需要128*8*16bit=16k的寄存器，需要寄存器的数量太多可以用16K的BRAM来实现，从对寄存器的读和写，变为
xiongyuqing·2023-11-03 05:53
上一页 60 61 62 63 64 65 66 67 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他