FPGA选型

应用层/安全层/传输层如何进行协议选型？

今天就以即时通讯（后称im）为例，讲讲应用层的协议选型。一、im协议的分层设计所谓“协议”
58沈剑·2024-01-17 15:06

IM 内容分享(二)：单体架构IM系统

目录前言一、通讯协议二、编程语言三、数据库选型四、用户状态维护五、方案方案一、定时器方案方案二、时间轮方案总结文中关键前言先直接抛出业务背景有一款游戏，日活跃量（DAU）在两千左右，虽然DAU不高，但这两千用户的忠诚度非常高
之乎者也··2024-01-17 15:33

用全志XR806开发板实现语音紧急呼叫系统

2.硬件选型在该语音主动告警系统中，需要语音时别模块和网络告警模块。xr806有丰富的外围接口，能够采集外部多种传感器的数
DOT小文哥·2024-01-17 13:00

【后端】架构演进方案分析与落地实践

第2步:架构设计:a.单机、SOA、微服务、ServiceMesh第3步:架构选型:a.语言技术栈的选型第4步:落地实现2.架构思维模型:(1).结合场景将静态的知识使用思维模型动态的来运用实践.①.如什么样的场景用什么样的数据库
小崽崽1·2024-01-17 12:43

技术动态 | 知识图谱遇上RAG行业问答:回顾知识检索增强范式、挑战及与知识图谱的结合...

一、知识检索增强范式、拷问、评估与选型同济大学王昊奋老师的《知识增强大模型:垂域落地的最后一公里》报告中，很有启发性地介绍了知识增强大模型的一些思考，特别棒，择其中几个有趣的点，分享给大家。
开放知识图谱·2024-01-17 11:46

【FPGA/verilog -入门学习17】vivado 实现串口自发自收程序

1，需求PC使用串口助手给FPGA板发送9600波特率的数据，FPGA板接收到数据后，回复同样的数据给PC2，需求分析按模块可以划分为：rx接收模块，将输入的8位并行rx数据转换成[7:0]rx_data
王者时代·2024-01-17 10:31

SDRAM小项目——命令解析模块

简单介绍：在FPGA中实现命令解析模块，命令解析模块的用来把pc端传入FPGA中的数据分解为所需要的数据和触发命令，虽然代码不多，但是却十分重要。
小天才dhsb·2024-01-17 10:28

【LabVIEW FPGA入门】使用数字IO卡实现计数器输入功能

方法1：1.首先需要用一个数字IO的输入FPGA端口，并将其拖入程序框图中，同时创建一个循环。2.如果想要在循环中实现累加功能，就可以使用移位寄存器。
東方神山·2024-01-17 09:56

智能锁语音提示芯片选型otp还是flash型的有什么特点

一、智能锁的语音芯片应用特点智能锁是一种很成熟，很稳定的产品类型了，它对于语音芯片的要求，基本上都集中于以下几点：一定要使用简单并且好打样，因为锁大部分都是依托于方案公司去开发，然后购买pcba回来组装的形式，所以产品类型会有很多，所以语音就会不同，频繁打样影响开发效率功耗一定要低，比较是电池供电的应用场景成本要低，毕竟越来越卷的市场，成本就是王道这里强烈推荐KT148A-sop8的语音芯片，fl
清月电子·2024-01-17 07:06

四大软件架构：掌握单体、分布式、微服务、Serverless 的精髓

四大软件架构：掌握单体、分布式、微服务、Serverless的精髓简介：如果一个软件开发人员，不了解软件架构的演进，会制约技术的选型和开发人员的生存、晋升空间。
JavaGPT·2024-01-17 06:47

Acrel-1000安科瑞变电站综合自动化系统选型与应用

摘要：变电站综合自动化系统是将变电站内的二次设备经过功能的组合和优化设计，利用先进的计算机技术、通信技术、信号处理技术，实现对全变电站的主要设备和输、配电线路的自动监视、测量、控制、保护、并与上级调度通信的综合性自动化功能。为了掌握变电站自动化控制系统研究成果，结合变电站综合自动化系统发展历程、对Acrel-1000安科瑞变电站综合自动化系统主要功能进行阐述，并总结目前该变电站自动化控制系统存在的
Acrel1782112591·2024-01-17 05:19

蚂蚁金服前端电话面试（一面）

1、自我介绍(该项可能会省略)2、介绍项目相关：如何技术选型，遇到最大的问题，如何解决问题，哪个项目让我学到最多，印象最深刻之类的（重点是自己做的项目）。
朗月Swifty·2024-01-17 04:51

【INTEL（ALTERA）】错误 （14566）： 由于与现有约束 （1 HSSI_Z1578A_CLUSTER） 冲突，拟合器无法放置 0 个外围组件。

说明由于英特尔®Quartus®Prime专业版软件23.2版本存在问题，针对IntelAgilex®7AGI041设备时，使用面向PCIExpress*的R-TileAvalon®Streaming英特尔®FPGAIP
神仙约架·2024-01-17 03:27

基于Mcrosemi M2S090T FPGA 的 imx991 SWIR的SLVS解码（一）

目录一、平台介绍二、器件的简介1、imx991SWIRImageSensor2、M2S090T三、工程1、imx991寄存器配置一、平台介绍工程开发平台：LiberoVersion:20231.0.6Release:v2023.1文本编辑器：Sublimetext3二、器件的简介1、imx991SWIRImageSensorDescription:TheIMX991-AABA-Cisadiagon
江鸟的坚持·2024-01-17 02:16

中间件框架知识进阶

涉及到的中间件包括RPC调用、动态配置中心、MQ、缓存、数据库、限流等，通过对比加深理解，方便实际应用时候更明确如何进行设计和技术选型。
无一郎的技术圈·2024-01-17 02:05

FPGA 原理图细节--画引脚

BGA引脚表示1.1FPGA此引脚要正确和清晰，会在“PackagePin”中用到次物理接口1.2,MCU只用管对应的GPIO逻辑接口就可以了标识Bank电平标识出对应Bank的电平，在电路设计中可以清晰的知道对应的脚位输出电平
Kent Gu·2024-01-17 01:15

FPGA(主机)STM32(从机)SPI通信(HAL库实现)

FPGA作主机，传输ADC的数据STM32F4作从机。
花椒且喵酱·2024-01-16 23:28

FPGA四选一的多路选择器（用三元运算符?:解决）

在FPGA设计中，这种条件运算符通常用于逻辑电路的组合和时序逻辑设计。通过使用条件运算符，可以根据不同
我来挖坑啦·2024-01-16 22:52

FPGA 移位运算与乘法

项目经验：在FPGA中实现乘法器确实需要消耗一定的资源。这包括
我来挖坑啦·2024-01-16 22:16

RH850的bootloader的向量表在0x00000000

创建于2018-12-26编辑技术问答编辑选型帮助编辑研发客服编辑商务客服写回答1个回答用户_1278(1)在CS+编译器中，C
qq_20312079·2024-01-16 18:39

【FPGA & Modsim】 抢答器设计

实验题目：抢答器设计实验目的：掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计支持3名参赛者的抢答器，并具有主持人控制的复位功能；2、当一名参赛者按下抢答键时，对应的LED灯亮起，屏蔽其他选手；3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个抢答器工程；2、编写VerilogHDL源程序；3、编译和
去追远风·2024-01-16 18:09

【经验】如何在程序中修改RH850芯片的复位向量

【经验】如何在程序中修改RH850芯片的复位向量时间：2021-09-14来源：世强编辑技术问答编辑选型帮助编辑样品申请编辑研发客服编辑商务客服MCU的复位向量指的是MCU上电后，所跑的第一条指令所在的地址
qq_20312079·2024-01-16 18:36

Fpga开发笔记（二）：高云FPGA发开发软件Gowin和高云fpga基本开发过程

article/details/135620590红胖子网络科技博文大全：开发技术集合（包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等）持续更新中…FPGA
长沙红胖子Qt软件开发·2024-01-16 13:17

ERP系统怎么选 企业ERP管理系统选型建议

市面上有众多的ERP系统，而由于不同软件供应商的发展策略不同，导致不同ERP系统的侧重点也不同。例如有针对企业某一类管理需求的ERP系统，例如财务管理软件，进销存管理软件，仓库管理软件等。还有针对企业资源整合，满足企业全部管理需求，并可定制开发的一体化ERP系统。那么，企业一般用哪个ERP系统呢?在挑选ERP系统软件时必须充分考虑多方面的性能，包含适用性、延展性、稳定性、集成性和整体成本费用，下面
低代码小观·2024-01-16 13:18

【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes

Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA
神仙约架·2024-01-16 12:10

【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式在，怎么办

说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题，无法为F-TilePMA/FECDirectPHY英特尔®FPGAIP启用锁定至参考（LTR）模式。
神仙约架·2024-01-16 12:40

【FPGA & Modsim】数字频率计

moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风·2024-01-16 12:10

【INTEL（ALTERA）】错误 （19021）：相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。

说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题，使用IP升级工具自动更新复位释放英特尔®FPGAIP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架·2024-01-16 12:36

搭建知识付费小程序平台：如何避免被坑，选择最佳方案？

明理信息科技知识付费saas租户平台关于搭建属于自己或企业的知识付费类小程序平台的选型，我来为你解答一下这个问题。对于知识付
微服务技术分享·2024-01-16 12:52

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。
攻城狮Wayne·2024-01-16 12:17

FPGA时序分析实例篇(上)------逻辑重组和DSP资源合理利用

声明：本文章转载自FPGA开源工坊，作者xiaotudou在开始之前，有个预备知识：当时序不满足下列给出的图的要求时，STA分析(静态时序分析)会报错，在低频时可能忽略不计可以正常运行，但是频率上去之后很有可能会导致电路功能的错误
芯想是陈·2024-01-16 10:40

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

本文将介绍一种FPGA设计技术，该技术可以改变FPGA设计的规模大小和使用性能。单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA
芯想是陈·2024-01-16 10:10

Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid·2024-01-16 10:09

FPGA引脚 & Bank认知--FPGA 选型的一些常识

关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu·2024-01-16 10:09

【FPGA & Modsim】数字时钟

实验题目：数字时钟设计实验目的：掌握数字时钟的工作原理；掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容：1、创建一个数字时钟工程，使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能，能够连续运行并准确显示时间。实验步骤：1、明确实验要求，确定系统功能，设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验题目：序列检测器设计实验目的：掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计一个序列检测器，用于检测输入数据中的特定序列“10010”。2、实现一个电路，当检测到该序列时，输出为1，否则为0。3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个序列检测器工程；2、编写VerilogHDL源程序
去追远风·2024-01-16 10:39

【FPGA & Verilog】4bitBCD码加法器+7段数码管

顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风·2024-01-16 10:09

数字前端/FPGA设计——握手与反压问题

声明：本文来自0431大小回前言：在芯片设计或者FPGA设计过程中，流水设计是经常用到的，但是考虑数据安全性，需要与前后级模块进行握手通信，这时候就需要对流水数据进行反压处理，本文将具体介绍握手与反压。
芯想是陈·2024-01-16 10:38

VueCli-自定义创建项目

参考1.安装脚手架(已安装可以跳过)npmi@vue/cli-g2.创建项目vuecreate项目名//如：vuecreatedn-demo键盘上下键-选择自定义选型VueCLIv5.0.8?
盖盖衍上·2024-01-16 10:31

#AIGC##VDB# 【一篇入门VDB】矢量数据库-从技术介绍到选型方向

文章概览：这篇文章深入探讨了矢量数据库的基本概念、工作原理以及在人工智能领域的广泛应用。首先，文章解释了矢量的数学和物理学概念，然后引入了矢量在数据科学和机器学习中的应用。随后，详细介绍了什么是矢量数据库，以及它在搜索引擎、自然语言处理、图像识别等方面的优势。接着，文章列举了几种矢量数据库的具体应用，包括图像和视频识别、自然语言处理、推荐系统以及新兴领域如医疗保健和金融。在讨论矢量数据库的工作原理
向日葵花籽儿·2024-01-16 09:28

时空联合3D降噪算法

声明：以下文章转载自疯狂的FPGA，作者CrazyFPGA1为什么要降噪？
芯想是陈·2024-01-16 08:25

【消息队列 MQ 专栏】RabbitMQ

关于消息队列，从前年开始断断续续看了些资料，想写很久了，但一直没腾出空，近来分别碰到几个朋友聊这块的技术选型，是时候把这块的知识整理记录一下了。
豆奶快攻·2024-01-16 07:01

如何看待消息中间件的选型

前言近来有很多网友留言：公司要做消息中间件选型，该如何选？你哪个比较好？我的回答一般是：It'sanicetopic~如果随意回答一个的话显得很不严谨也不太负责任，如果严谨的回答的话一天就不用干活了。
豆奶快攻·2024-01-16 07:01

消息中间件选型分析

消息中间件选型分析——从Kafka与RabbitMQ的对比来看全局有很多网友留言：公司要做消息中间件选型，该如何选？你觉得哪个比较好？消息选型的确是一个大论题，实则说来话长的事情又如何长话短说。
豆奶快攻·2024-01-16 07:01

架构设计内容分享(六十四)：如果你当架构师，从0开始，如何做一个后台项目的架构？

目录总览一下：后台技术栈结构团队协助基础工具链的选型和培训搭建微服务开发基础设施选择合适的RPC框架选择和搭建高可用的注册中心选择和搭建统一配置中心选择和搭建高性能的缓存中间件选择和搭建高性能的消息中间件选择和搭建高性能的关系数据库选择和搭建高性能的
之乎者也··2024-01-16 06:16

我成为开源贡献者的原因竟然是做MySql-CDC数据同步

首先面临的就是数据集成技术选型的问题，按照社区活跃度、数据源适配性、同步效率等要求对市面上几个成熟度较高的开源引擎进行了深度调研。
SeaTunnel·2024-01-16 05:09

微服务架构设计核心理论：掌握微服务设计精髓

原则和微服务团队3、主链路规划4、服务治理和微服务生命周期5、微服务架构的网络层搭建6、微服务架构的部署结构7、面试题二、配置中心1、为什么要配置中心2、配置中心高可用思考三、服务监控1、业务埋点的技术选型
秃了也弱了。·2024-01-16 03:41

FPGA之LUT

由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................·2024-01-16 01:04
上一页 57 58 59 60 61 62 63 64 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他