E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Linx
【Xi
linx
】如何自动格式化Verilog代码
开发环境Vivado+VSCode【Xi
linx
】自动格式化Verilog代码前言一、安装VSCode并修改Vivado的默认编辑器二、安装Verilog插件1.语法插件2.格式化插件三、演示:如何代码格式化
王师傅MasterWang
·
2023-09-25 08:29
Xilinx软件开发
-Master
Wang
Xilinx
Vivado
Verilog
VSCode
AMD
【KV260】KV260的PMOD接口介绍
KV260的PMOD接口介绍一、什么是PMOD接口二、KV260的PMOD接口1.原理图2.阻容3.连接器4.核心板管脚一、什么是PMOD接口Pmod接口标准是由Xi
linx
的第三方合作伙伴迪芝伦(Digilent
王师傅MasterWang
·
2023-09-25 08:59
Xilinx软件开发
-Master
Wang
KV260
fpga开发
【Xi
linx
】基于MPSoC的OpenAMP实现(二)
【Xi
linx
】基于MPSoC的OpenAMP实现(二)前言一、修改echo_test1、查找源代码二、创建自己的app1、新建app2、编译代码2.1用petalinux-build编译2.2方法二:
王师傅MasterWang
·
2023-09-25 08:57
linux
Xilinx
mpsoc
openamp
amd
zcu106
为了高效利用时间,我做了一周「时间记录」试验
作者|林小西来源|林小西(ID:mr
linx
iaoxi)本文共计6121字,预计阅读16分钟。你好哇,我是林小西。
林小西
·
2023-09-25 00:38
基于FPGA双路GMSL接收
功能概述产品版主要功能为接收两路GMSL图像(解码芯片MAX96706),并将两路图像通过Xi
linx
公司生产的FPGA芯片,转换为RJ45接口的网络数据(满足标准UDP协议),且能通过一路HDMI输出
Eidolon_li
·
2023-09-24 21:46
Spartan6
fpga开发
ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO
ZYNQ学习笔记硬件平台:zynq-7000&xc7z100ffg900-2linux开发平台:ubuntu16.04.4LTSzynq-linux内核:linux-xlnx-xi
linx
-v2017.4LINUX
Mliameikoo
·
2023-09-24 17:18
ZYNQ
c语言
linux
嵌入式
内核
kernel
linux中ls命令意思,linux中的ls命令的详细解释
linx
u下的ls命令是用来显示目标列表的。下面由学习啦小编为大家整理了linux的ls命令的详细解释的相关知识,希望对大家有帮助!
weixin_39824033
·
2023-09-24 12:02
linux中ls命令意思
【【萌新的FPGA学习之初识ZYNQ】】
Zynq-7000系列就是一片带有可编程片上系统的芯片,它是由Xi
linx
公司于2010年4月推出的的行业第一个可扩展
ZxsLoves
·
2023-09-24 02:17
FPGA学习
fpga开发
学习
【xi
linx
】Versal启动文件简述 pdi bif
Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者:MacMahonStephen,AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台(ACAP)。这些块包括NoC、AIE、PL和CIPS(CIPS本身包含不同的域:LPD和FPD)等,启动这些块时,需使用Vivado中的配置集进行配置。本篇博文是Versal“从零开始”调
黄埔数据分析
·
2023-09-23 19:33
FPGA
fpga
[BD 41-1629] </zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI> is excluded from all addressable master spaces.
[BD41-1629]isexcludedfromalladdressablemasterspaces.xi
linx
Thisisnotanerror;it’sjusta(critical)warning.You
黄埔数据分析
·
2023-09-23 19:02
FPGA
python
xi
linx
sdaccel 关于opencl介绍
sdaccel已经合并入vitisopenclOpenCLApplicationStructure----xi
linx
onyoutubeOpenCLMemoryArchitecturem
黄埔数据分析
·
2023-09-23 19:31
FPGA
OpenCL
opencl
xi
linx
用户自定义ip 多语言封装
https://support.xi
linx
.com/s/question/0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
使用Xi
linx
IP核进行PCIE开发学习笔记(一)简介篇
https://zhuanlan.zhihu.com/p/32786076最近接触到一个项目,需要使用PCIE协议,项目要求完成一个pcie板卡,最终可以通过电脑进行通信,完成电脑发送的指令。这当中需要完成硬件部分,使用FPGA板实现,同时需要编写Windows下的驱动编写。初次接触到PCIE协议,网络上的相关教程不够清晰,让人看了之后不知所以然,不适合完全没有基础的人学习(就是我这样的人)。经过
非鱼知乐
·
2023-09-23 13:50
基于复旦微的FMQL45T900全国产化ARM开发开发套件(核心板+底板)
该核心板将复旦微的FMQL45T900(与XI
LINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-09-23 05:22
fpga开发
基于复旦微的FMQL45T900全国产化ARM核心模块(100%国产化)
该核心板将复旦微的FMQL45T900(与XI
LINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-09-23 05:50
fpga开发
基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板(5GByte/s带宽)
板卡采用Xi
linx
的高性能KintexUltraScale系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技
·
2023-09-21 16:41
fpga开发
博客摘录「 SRIO学习笔记之SRIO简介与Xi
linx
SRIO ip核例程详解」2023年9月1日
gt_clk=line_rate/20;gt_pcs_clk=line_rate/40;phy_clk=(gt_clk*link_width)/4;log_clk=phy_clk;cfg_clk=phy_clk;
m0_61265869
·
2023-09-21 07:09
笔记
Xi
linx
SDK编译完成自动生成SREC文件(适用于ISE、Vivado、Vitis)
把elf转换成srec格式的常规方式,是打开ProgramFlashMemory界面,选择elf文件,点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令,在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194
·
2023-09-21 00:56
FPGA
Xilinx
SDK
SREC
ELF
Vivado
Vitis
vivado2019.1安装
Xi
linx
采用的是ISE和vivado;Altera采用的是quartusII。
静一下1
·
2023-09-20 10:19
FPGA原理与结构(0)——目录与传送门
二、可编程逻辑块CLB可配置逻辑块CLB(ConfigurableLogicBlock)是xi
linx
系类FPGA的基本逻辑单元(在各系列中CLB可能有所不同,以下我们主要讨论Xi
linx
7系类),是实现时序逻辑电路和组合逻辑电路的主要逻辑资源
apple_ttt
·
2023-09-20 09:43
FPGA原理与结构
fpga开发
fpga
硬件架构
Xi
linx
FPGA 程序固化重新上电程序不运行的问题
问题描述FPGA直接下载bit文件,功能正常。FPGA擦除FLASH,烧写FLASH,正常。电源断电,重新上电,FALSH里面的程序没有启动,FPGA程序没有跑起来。–FLASH启动不正常。解决办法在XDC约束文件里边增加约束:##Configurationoptions,canbeusedforalldesignsset_propertyBITSTREAM.CONFIG.CONFIGRATE50
LEEE@FPGA
·
2023-09-20 06:10
FPGA学习记录
fpga开发
变成大人会很辛苦的
作者|林小西来源|林小西(ID:mr
linx
iaoxi)01.我喜欢躺在午后2点的床上,因为这个时间段会有阳光恰好照到床上,去感受光影的变化和太阳的温度。
林小西
·
2023-09-19 13:03
vscode linux pythonc#java 开发环境配置
vscodelinuxpython/c#/java开发环境配置本配置为:vscode为windows版本配置centos81:官网下载vscode2:虚拟机VMware安装cnetos83:通过ssh或者xshell连接虚拟机
linx
u
司马枫林
·
2023-09-19 12:09
linux
vscode
java
python
c#
Linux基础操作
cd[
Linx
u路径]cdChangeDirectory:无需选项,只有参数,表示切换到哪个
一个小猴子`
·
2023-09-18 20:45
其他
linux
服务器
运维
PEX装机
二、PXE的组件:vsftpd/httpd/nfstftpdhcp三、配置vsftpd四、配置tftp1.安装tftp-server2.启动tftp五、准备pxe
linx
.0文件、引导文件、内核文件1.
lsqaa
·
2023-09-18 10:18
服务器
centos
运维
Altera&Xi
linx
公司FPGA简介
Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。其内置知识产权(IP)结合优秀的软件工具,缩短了FPGA开发时间,降低了功耗和成本。AlteraFPGA非常适合从大批量应用到目前最新产品的各类应用。每一系列FPGA都有不同的特性,例如,嵌入式存储器、数字信号
Nosery
·
2023-09-18 07:51
fpga开发
通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4
在需要调试时,往往需要获取系统内部的一些关键信号的数值,这时候就需要使用到Xi
linx
提供的集成逻辑分析仪(IntegratedLogicAnalyzer,简称ILA)。
LogicGuruX
·
2023-09-18 05:54
Matlab
fpga开发
matlab
Xi
linx
AXI4 相关
正点原子相关视频SDK篇_58~62_AXI接口简介【Xi
linx
】+【Vivado】+【AXI4总线】+【FPGA】,SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015
·
2023-09-18 05:21
FPGA
Xilinx
AXI4
【知识】PLL的spread spectrum功能
我看Xi
linx
的PLL也有这样的功能,从来没有人讲,领导叫我测一下我们的PLL的这个功能2.理论我反正看不懂,毕竟信号与系统全忘记了,反正大致如图所示3.示波器频谱图和波形图PL
EPCCcc
·
2023-09-17 23:45
知识
fpga开发
B和E MADS-box基因决定春兰花被的形成
BandEMADS-boxgenesdeterminetheperianthformationinCymbidiumgoeringiiRchb.f.Firstauthor:
LinX
iang;Affiliations
精华笔记
·
2023-09-17 14:56
zynqmp之启动
目录相关环境搭建vivado工程搭建Vitis工程编译生成启动部分所需源码地址SD卡启动文件相关参考 五一在家,不能出门,调试了Xi
linx
的ZynqUltraScale+MPSoCs系列的芯片,黑金的
feitingfj
·
2023-09-17 12:57
arm
linux
zynq
linux
嵌入式
zynqmp
arm
矿板EBAZ4205之SD卡启动
目录环境准备工程uboot设备树启动仓库为了测试自制的Xi
linx
JTAG,弄了个矿板,灰常的便宜,在某宝上弄的,只要30多,加邮费40多。
feitingfj
·
2023-09-17 12:57
linux
zynq
arm
嵌入式
linux
在 linux 中加载启动 zynq PL 程序
环境vidado2017.4Linuxzynq4.14.0-xi
linx
zynq7020使用在早期的xi
linx
官方文章写道使用命令(https://xi
linx
-wiki.atlassian.net/
feitingfj
·
2023-09-17 12:57
arm
linux
zynq
linux
zynq
PL
zynq下usb gadget模拟网口、U盘、串口
平台主控芯片:XC7Z020内核版本:Linuxzynq4.14.0-xi
linx
配置所需配置模块在内核DeviceDrivers→USBsupport→USBGadgetSupport下,使用usbgadget
feitingfj
·
2023-09-17 12:56
arm
linux
zynq
arm
usb
自制Xi
linx
JTAG仿真器
目录工具原理图PCB烧录eeprom工程地址注 本草稿最后日期为2021-01-23,本次趁闲暇时间完善,本文主要说明的是自制Xi
linx
Jtag仿真器。
feitingfj
·
2023-09-17 12:56
zynq
硬件
硬件
xilinx
Jtag
jtag
zynq的uboot模式下TFTP更新bit、内核等文件
本文使用软件uboot版本为u-boot-xlnx-xi
linx
-v2018.3,可在https://github.com/Xi
linx
/u-boot-xlnx/tree/xi
linx
-v2018.3下载官方版本硬件为米联客
feitingfj
·
2023-09-17 12:55
zynq
linux
zynq
uboot
tftp
qspi
交叉编译轻量级Dropbear SSH
DropbearSSH使用版本静态编译zlib-1.2.11编译dropbear-2020.80编译使用使用版本dropbear-2020.80.tar.bz2zlib-1.2.11.tar.gz编译器为Xi
linx
SDK2017.4
feitingfj
·
2023-09-17 12:55
linux
zynq
嵌入式
linux
Vivado2018.3安装教程
https://www.xi
linx
.com/support/download/index.html/content/xi
linx
/en/downloadNav/vivado-design-tools/
Archer-
·
2023-09-17 09:08
FPAG
软件配置
FPGA
xi
linx
linux下中断驱动
一,ZYNQ中断底层分类详解1,ZYNQCPU软件中断(SGI,Softwaregeneratedinterrupts):ZYNQ共有两个CPU,每个CPU具备各自的16个软件中断(中断号0-15)(16–26reserved):被路由到一个或者两个CPU上,通过写ICDSGIR寄存器产生SGI.2,CPU私有外设中断(PPI,privateperipheralinterrupts):私有中断是固
寒听雪落
·
2023-09-17 06:59
嵌入式网络和硬件驱动
linux
驱动开发
php优化案例
Lnmp网站服务器架构,其实就是
linx
+nginx+m
杀死一只喵
·
2023-09-17 01:19
Android kotlin 实现仿蜜源TextView单行内容填满超出后循环滚动功能
MainActivity.ktpackagecom.example.myapplication3importandroid.os.Bundleimportandroidx.appcompat.app.AppCompatActivityimportkot
linx
.android.synthetic.main.activity_main.tv_marqueeclassMainA
彬sir哥
·
2023-09-16 18:40
Android
kotlin开源项目-功能
kotlin
TextView
循环滚动
FPAG入门(零)FPGA结构,厂商,设计流程
目录1.PLD的发展历程2.半导体存储器的分类3.PLD的分类4.FPGA厂商5.FPGA的结构5.1AlteraCycloneIV为例5.2Xi
linx
XC4000为例6.设计流程和工具6.1设计流程
吾日叁問
·
2023-09-16 17:35
EDA原理及应用
FPGA
FPGA
vivado
Xi
linx
FPGA管脚约束语法规则(UCF和XDC文件)
文章目录1.ISE环境(UCF文件)2.Vivado环境(XDC文件)本文介绍ISE和Vivado管脚约束的语句使用,仅仅是管脚和电平状态指定,不包括时钟约束等其他语法。ISE使用UCF文件格式,Vivado使用XDC文件,Vivado中的MIG_DDR管脚也是使用的UCF文件。1.ISE环境(UCF文件)ISE开发环境可以使用图形化分配界面PlanAhead工具,本文介绍手动编写约束语句的方式。
whik1194
·
2023-09-16 08:50
FPGA
ISE
Vivado
Xilinx
管脚
约束
XDC
FPGA----VCU128的DDR4无法使用问题(全网唯一)
2、解决办法,上xi
linx
社区搜一下就知道了AMDCustomerCommunityhttps://support.xi
linx
.com/s/article/69035?
发光的沙子
·
2023-09-16 08:18
fpga开发
晚安,打工人。
「一个热爱文学的俗人」林小西(ID:mr
linx
iaoxi)☾满地都是六便士,希望你能够抬头看见月亮。
林小西
·
2023-09-16 04:53
618-基于FMC+的XCVU3P高性能 PCIe 载板 设计原理图
基于FMC+的XCVU3P高性能PCIe载板一、板卡概述板卡主控芯片采用Xi
linx
UltraScale+16nmVU3P芯片(XCVU3P-2FFVC1517I)。
hexiaoyan827
·
2023-09-15 22:45
PCIe
载板
XCVU3P板卡
雷达图像处理
卫星通信系统
图形图像硬件加速器
设计资料原理图-383光纤加速计算-XCKU060的双路QSFP+光纤PCIe 卡 高速信号处理卡
基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系北京太速科技自主研发,基于Xi
linx
UltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827
·
2023-09-15 22:45
2022
fpga开发
2路 QSFP,40G 光纤的数据实时采集(5GByte/s 带宽)板卡设计原理图 -PCIE732
板卡采用Xi
linx
的高性能KintexUltraScale系列FPGA作为实时处理器,板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技
·
2023-09-15 22:44
数据中心产品
·
图像处理产品
XCKU060
fpga开发
[PCIE703]FPGA实时处理器-XCKU060+ARM(华为海思视频处理器-HI3531DV200)高性能综合视频图像处理平台设计资料及原理图分享
板卡概述PCIE703是自主研制的一款基于PCIE总线架构的高性能综合视频图像处理平台,该平台采用Xi
linx
的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。
北京青翼科技
·
2023-09-15 22:44
国产化
视频图像处理产品
fpga开发
华为
图像处理
KU060
人工智能
高速信号处理板资料保存:383-基于kintex UltraScale XCKU060的双路QSFP+光纤PCIe 卡设计原理图
基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系我司自主研发,基于Xi
linx
UltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827
·
2023-09-15 22:42
fpga开发
光纤加速计算
高速信号处理
XCKU060板卡
高速信号处理板卡
上一页
12
13
14
15
16
17
18
19
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他