Linx

Aurora ip核的使用详解

主要的参考文档都来源Xilinx官网的文档，包括PG074,PG046,UG476等，大家可以去官网自行下载。限于作者能力，如发现错误或者有建议，大家可以在评论区提出。概念首先我们需要
qq_43599976·2023-09-26 03:26

Aurora工程搭建与代码分析

前言版本：Vivado2019.1平台：XilinxZCU102开发板官方文档：PG074背景知识工程搭建计划搭建一个1lane的自回环测试工程，可以进行自发自收。
Bigbeea·2023-09-26 03:25

Xilinx FPGA 7系列 GTX/GTH Transceivers (3） Aurora 8b10b

第一节：XilinxFPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节：IBERTGTX--通过IbertIP测试链路通信学习官方历程aurora8b10bsinglelane4byte1
LEEE@FPGA·2023-09-26 03:25

Xilinx平台Aurora IP介绍（一）Aurora基础知识

汇总篇：Xilinx平台AuroraIP介绍（汇总篇）目录一、Aurora协议二、Xilinx平台AuroraIP介绍
子墨祭·2023-09-26 03:25

Xilinx FPGA 7系列 GTX/GTH Transceivers (4） Aurora 8b10b 递增数收发验证

第一节：XilinxFPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节：IBERTGTX--通过IbertIP测试链路通信第三节：aurora8b10bsinglelane4byte
LEEE@FPGA·2023-09-26 03:55

HDMI设计4--HDMI 1.4/2.0 Receiver Subsystem IP

Reference:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_hdmi_rx_ss
被选召的孩子·2023-09-25 21:39

【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板

PCIE702-1是一款基于PCIE总线架构的高性能数据预处理FMC载板，板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现各个接口之间的互联。
北京青翼科技·2023-09-25 14:15

Xilinx FPGA开发实用经验学习（二）

1、JTAG电路的原理与设计先说一下JTAG（JointTestActionGroup)。标准的JTAG接口是4线接口，TMS、TCK、TDI以及TDO，分别为模式选择、时钟、数据输入以及输出信号线。JTAG电路的功能模块如下图所示：JTAG接口常用于实现ISP（In-SystemProgrammable），对Flash等器件进行编程。JTAG边界扫描电路又称为BoundarySeanTest（B
海绵笨笨·2023-09-25 09:51

[论文分享] PROGRAPHER: An Anomaly Detection System based on Provenance Graph Embedding

AnAnomalyDetectionSystembasedonProvenanceGraphEmbedding[USENIX2023]FanYang,TheChineseUniversityofHongKong;JiacenXu,UniversityofCalifornia,Irvine;ChunlinXiong
fa1c4·2023-09-25 09:15

【Xilinx】基于MPSoC的OpenAMP实现（一）

【Xilinx】基于MPSoC的OpenAMP实现（一）一、开发环境1、开发思路2、下载官方bsp包二、编译Linux1、配置petalinux环境变量2、创建工程3、进入目录4、设置缓存目录（重点：可离线编译
王师傅MasterWang·2023-09-25 08:30

【Xilinx】Spartan 7上手指南（ARTY S7开发板）

Spartan7上手指南一、安装board文件1.下载并解压板卡压缩文件2.复制到Vivado安装目录二、demo工程1.下载demo2.修改tcl3.恢复工程4.生成bit三、调试运行1.连接电脑2.设置串口3.烧写bit1)打开OpenHardwareManager2)点OpenTarget3)点AutoConnect4)右键点击xc7s50_05)点ProgramDevice6)点Progr
王师傅MasterWang·2023-09-25 08:29

【Xilinx】如何自动格式化Verilog代码

开发环境Vivado+VSCode【Xilinx】自动格式化Verilog代码前言一、安装VSCode并修改Vivado的默认编辑器二、安装Verilog插件1.语法插件2.格式化插件三、演示：如何代码格式化
王师傅MasterWang·2023-09-25 08:29

【KV260】KV260的PMOD接口介绍

KV260的PMOD接口介绍一、什么是PMOD接口二、KV260的PMOD接口1.原理图2.阻容3.连接器4.核心板管脚一、什么是PMOD接口Pmod接口标准是由Xilinx的第三方合作伙伴迪芝伦（Digilent
王师傅MasterWang·2023-09-25 08:59

【Xilinx】基于MPSoC的OpenAMP实现(二）

【Xilinx】基于MPSoC的OpenAMP实现(二）前言一、修改echo_test1、查找源代码二、创建自己的app1、新建app2、编译代码2.1用petalinux-build编译2.2方法二：
王师傅MasterWang·2023-09-25 08:57

为了高效利用时间，我做了一周「时间记录」试验

作者|林小西来源|林小西(ID：mrlinxiaoxi)本文共计6121字，预计阅读16分钟。你好哇，我是林小西。
林小西·2023-09-25 00:38

基于FPGA双路GMSL接收

功能概述产品版主要功能为接收两路GMSL图像（解码芯片MAX96706），并将两路图像通过Xilinx公司生产的FPGA芯片，转换为RJ45接口的网络数据（满足标准UDP协议），且能通过一路HDMI输出
Eidolon_li·2023-09-24 21:46

ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO

ZYNQ学习笔记硬件平台：zynq-7000&xc7z100ffg900-2linux开发平台：ubuntu16.04.4LTSzynq-linux内核：linux-xlnx-xilinx-v2017.4LINUX
Mliameikoo·2023-09-24 17:18

linux中ls命令意思,linux中的ls命令的详细解释

linxu下的ls命令是用来显示目标列表的。下面由学习啦小编为大家整理了linux的ls命令的详细解释的相关知识，希望对大家有帮助!
weixin_39824033·2023-09-24 12:02

【【萌新的FPGA学习之初识ZYNQ】】

Zynq-7000系列就是一片带有可编程片上系统的芯片，它是由Xilinx公司于2010年4月推出的的行业第一个可扩展
ZxsLoves·2023-09-24 02:17

【xilinx】Versal启动文件简述 pdi bif

Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者：MacMahonStephen，AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台(ACAP)。这些块包括NoC、AIE、PL和CIPS（CIPS本身包含不同的域：LPD和FPD）等，启动这些块时，需使用Vivado中的配置集进行配置。本篇博文是Versal“从零开始”调
黄埔数据分析·2023-09-23 19:33

[BD 41-1629] ＜/zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI＞ is excluded from all addressable master spaces.

[BD41-1629]isexcludedfromalladdressablemasterspaces.xilinxThisisnotanerror;it’sjusta(critical)warning.You
黄埔数据分析·2023-09-23 19:02

xilinx sdaccel 关于opencl介绍

sdaccel已经合并入vitisopenclOpenCLApplicationStructure----xilinxonyoutubeOpenCLMemoryArchitecturem
黄埔数据分析·2023-09-23 19:31

xilinx 用户自定义ip 多语言封装

https://support.xilinx.com/s/question/0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup
黄埔数据分析·2023-09-23 19:01

使用Xilinx IP核进行PCIE开发学习笔记（一）简介篇

https://zhuanlan.zhihu.com/p/32786076最近接触到一个项目，需要使用PCIE协议，项目要求完成一个pcie板卡，最终可以通过电脑进行通信，完成电脑发送的指令。这当中需要完成硬件部分，使用FPGA板实现，同时需要编写Windows下的驱动编写。初次接触到PCIE协议，网络上的相关教程不够清晰，让人看了之后不知所以然，不适合完全没有基础的人学习（就是我这样的人）。经过
非鱼知乐·2023-09-23 13:50

基于复旦微的FMQL45T900全国产化ARM开发开发套件（核心板+底板）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-09-23 05:22

基于复旦微的FMQL45T900全国产化ARM核心模块（100%国产化）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-09-23 05:50

基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-09-21 16:41

博客摘录「 SRIO学习笔记之SRIO简介与Xilinx SRIO ip核例程详解」2023年9月1日

gt_clk=line_rate/20;gt_pcs_clk=line_rate/40;phy_clk=(gt_clk*link_width)/4;log_clk=phy_clk;cfg_clk=phy_clk;
m0_61265869·2023-09-21 07:09

Xilinx SDK编译完成自动生成SREC文件（适用于ISE、Vivado、Vitis）

把elf转换成srec格式的常规方式，是打开ProgramFlashMemory界面，选择elf文件，点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令，在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194·2023-09-21 00:56

vivado2019.1安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
静一下1·2023-09-20 10:19

FPGA原理与结构（0）——目录与传送门

二、可编程逻辑块CLB可配置逻辑块CLB（ConfigurableLogicBlock）是xilinx系类FPGA的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx7系类），是实现时序逻辑电路和组合逻辑电路的主要逻辑资源
apple_ttt·2023-09-20 09:43

Xilinx FPGA 程序固化重新上电程序不运行的问题

问题描述FPGA直接下载bit文件，功能正常。FPGA擦除FLASH，烧写FLASH，正常。电源断电，重新上电，FALSH里面的程序没有启动，FPGA程序没有跑起来。–FLASH启动不正常。解决办法在XDC约束文件里边增加约束：##Configurationoptions,canbeusedforalldesignsset_propertyBITSTREAM.CONFIG.CONFIGRATE50
LEEE@FPGA·2023-09-20 06:10

变成大人会很辛苦的

作者|林小西来源|林小西(ID：mrlinxiaoxi)01.我喜欢躺在午后2点的床上，因为这个时间段会有阳光恰好照到床上，去感受光影的变化和太阳的温度。
林小西·2023-09-19 13:03

vscode linux pythonc#java 开发环境配置

vscodelinuxpython/c#/java开发环境配置本配置为：vscode为windows版本配置centos81：官网下载vscode2：虚拟机VMware安装cnetos83：通过ssh或者xshell连接虚拟机linxu
司马枫林·2023-09-19 12:09

Linux基础操作

cd[Linxu路径]cdChangeDirectory:无需选项，只有参数，表示切换到哪个
一个小猴子｀·2023-09-18 20:45

PEX装机

二、PXE的组件：vsftpd/httpd/nfstftpdhcp三、配置vsftpd四、配置tftp1.安装tftp-server2.启动tftp五、准备pxelinx.0文件、引导文件、内核文件1.
lsqaa·2023-09-18 10:18

Altera&Xilinx公司FPGA简介

Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。其内置知识产权(IP)结合优秀的软件工具，缩短了FPGA开发时间，降低了功耗和成本。AlteraFPGA非常适合从大批量应用到目前最新产品的各类应用。每一系列FPGA都有不同的特性，例如，嵌入式存储器、数字信号
Nosery·2023-09-18 07:51

通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4

在需要调试时，往往需要获取系统内部的一些关键信号的数值，这时候就需要使用到Xilinx提供的集成逻辑分析仪（IntegratedLogicAnalyzer，简称ILA）。
LogicGuruX·2023-09-18 05:54

Xilinx AXI4 相关

正点原子相关视频SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】，SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015·2023-09-18 05:21

【知识】PLL的spread spectrum功能

我看Xilinx的PLL也有这样的功能，从来没有人讲，领导叫我测一下我们的PLL的这个功能2.理论我反正看不懂，毕竟信号与系统全忘记了，反正大致如图所示3.示波器频谱图和波形图PL
EPCCcc·2023-09-17 23:45

B和E MADS-box基因决定春兰花被的形成

BandEMADS-boxgenesdeterminetheperianthformationinCymbidiumgoeringiiRchb.f.Firstauthor：LinXiang；Affiliations
精华笔记·2023-09-17 14:56

zynqmp之启动

目录相关环境搭建vivado工程搭建Vitis工程编译生成启动部分所需源码地址SD卡启动文件相关参考  五一在家，不能出门，调试了Xilinx的ZynqUltraScale+MPSoCs系列的芯片，黑金的
feitingfj·2023-09-17 12:57

矿板EBAZ4205之SD卡启动

目录环境准备工程uboot设备树启动仓库为了测试自制的XilinxJTAG，弄了个矿板，灰常的便宜，在某宝上弄的，只要30多，加邮费40多。
feitingfj·2023-09-17 12:57

在 linux 中加载启动 zynq PL 程序

环境vidado2017.4Linuxzynq4.14.0-xilinxzynq7020使用在早期的xilinx官方文章写道使用命令（https://xilinx-wiki.atlassian.net/
feitingfj·2023-09-17 12:57

zynq下usb gadget模拟网口、U盘、串口

平台主控芯片：XC7Z020内核版本：Linuxzynq4.14.0-xilinx配置所需配置模块在内核DeviceDrivers→USBsupport→USBGadgetSupport下，使用usbgadget
feitingfj·2023-09-17 12:56

自制Xilinx JTAG仿真器

目录工具原理图PCB烧录eeprom工程地址注  本草稿最后日期为2021-01-23，本次趁闲暇时间完善，本文主要说明的是自制XilinxJtag仿真器。  
feitingfj·2023-09-17 12:56

zynq的uboot模式下TFTP更新bit、内核等文件

本文使用软件uboot版本为u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本硬件为米联客
feitingfj·2023-09-17 12:55

交叉编译轻量级Dropbear SSH

DropbearSSH使用版本静态编译zlib-1.2.11编译dropbear-2020.80编译使用使用版本dropbear-2020.80.tar.bz2zlib-1.2.11.tar.gz编译器为XilinxSDK2017.4
feitingfj·2023-09-17 12:55

Vivado2018.3安装教程

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/
Archer-·2023-09-17 09:08

xilinx linux下中断驱动

一，ZYNQ中断底层分类详解1，ZYNQCPU软件中断（SGI，Softwaregeneratedinterrupts）：ZYNQ共有两个CPU，每个CPU具备各自的16个软件中断(中断号0-15)（16–26reserved）:被路由到一个或者两个CPU上，通过写ICDSGIR寄存器产生SGI.2，CPU私有外设中断（PPI，privateperipheralinterrupts）：私有中断是固
寒听雪落·2023-09-17 06:59
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他