Linx

如何在 macOS 上使用 Verilog 模拟电气模型

在Windows机器上使用称为XilinxISE的软件来模拟Verilog模型更容易，该软件是用于Verilog编程的IDE。但不幸的是，XilinxISE不适用于macOS。
iCloudEnd·2023-10-27 03:59

Kotlin 如何确定协程是否启动

例如：importkotlinx.coroutines.*funmain()=runBlocking{valjob=launch{//协程的逻辑}if(job.isActive){prin
Ang_qq_252390816·2023-10-27 02:22

全志V3S芯灵思练习总结

用的淘宝卖的芯灵思开发板，用的芯灵思官方配套（20200824）SDK源码做三周了写点笔记，网上没这个板子的资料uboot配置文件sinlinx-v3s-sdk/u-boot-2011.09/include
届不到的三千营·2023-10-27 00:35

v3S编译大全（uboot 主线linux buildroot）

配置屏幕4.修改可以从tf卡启动5.配置6.编译6.烧录测试1.进入fel模式使用sunxi-fel工具烧录1.基本命令2.有两种方式进行程序下载：2.烧录到TF/SD卡7.uboot启动信息三、主线linxu
冷月枫啊·2023-10-27 00:57

VIVADO 2017.4烧写QSPI FLASH

百思不得其解，只好上XILINX官网搜索，XILINX官网中AR70548和AR70148提供了解决方法。
zkf0100007·2023-10-26 22:55

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

最近在使用Xilinx7系列FPGAXC7A100T时，运行MicroBlaze软核处理器，添加了AXITIMERIP核，并使能定时器溢出中断，发现定时器触发中断后，无法返回主函数的问题，最后发现修改编译器优化等级就正常了
whik1194·2023-10-26 11:49

Kotlin协程序列：

importkotlinx.coroutines.
左少华·2023-10-26 07:03

kotlin flow 定时任务

以下是一个简单的示例代码，每秒钟向Flow发送一个数字：kotlinCopycodeimportkotlinx.coroutines.delayimportkotlinx.coroutines.flow.Flowimportkotlinx.coroutines.flow.flowfun
左少华·2023-10-26 07:03

Kotlin学习笔记22 协程part2 join CoroutineScope 协程vs线程

参考链接示例来自bilibiliKotlin语言深入解析张龙老师的视频1Job的join方法importkotlinx.coroutines.
洌冰·2023-10-26 02:02

基础设计二（IP核）——FPGA学习笔记＜3＞

目录一.IP核的使用1.PLLIP核PLL简介xilinxvivadoIP核配置xilinxvivadoIP核调用2.ROMIP核xilinxvivadoIP核配置⑴创建初始化文件.coe文件⑵单端口ROM
switch_swq·2023-10-26 00:36

Xilinx PetaLinux 工具链交叉编译xilinx_axidma源码出现linux amba xilinx_dma.h No such file or directory问题的调查

XilinxPetaLinux工具链交叉编译xilinx_axidma源码出现fatalerrorlinuxambaxilinx_dma.hNosuchfileordirectory问题的调查文章目录XilinxPetaLinux
PlutoZuo·2023-10-25 19:43

3月看的14部电影和8本书

作者|林小西来源|林小西(ID：mrlinxiaoxi)你好哇，我是林小西。转眼3月也快过完了，2022过去了1/4了。希望明年是个好年，没有疫情，没有灾难，没有突如其来的意外。
林小西·2023-10-25 18:54

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C
Hack电子·2023-10-25 18:54

基于FPGA的FFT算法实现(2)

基于FPGA的FFTIP的实时配置项目简述FFT进行重配置FPGA代码FPGA逻辑代码FPGA测试代码MATLAB验证参考文献总结项目简述前面我们已经讲解过Xilinx中FFTIP的使用，但是使用的时候
朽月·2023-10-25 12:13

vivado FFT ip 9.1 FPGA定点使用例子 C-Model

一、参考说明：C-model说明：http://xilinx.eetrend.com/content/2021/100062902.htmlC-model使用放法：https://blog.csdn.net
或—许·2023-10-25 11:42

Xilinx P4使用方法--驱动篇

XilinxP4使用方法--驱动篇1文件说明2编译运行3底层实现3.1伪造底层函数3.2实现底层函数4函数关系4.1函数说明4.2初始化函数(TCAM)5常见错误本文主要介绍XilinxP4驱动文件的使用和编译方法
ཌ斌赋ད·2023-10-25 11:11

Xilinx P4使用方法--测试篇

XilinxP4使用方法--测试篇1测试架构2测试结果本文主要介绍XilinxP4的测试架构和测试结果分析。
ཌ斌赋ད·2023-10-25 11:11

Xilinx AXI DataMover使用说明与测试

XilinxAXIDataMover使用说明与测试1架构说明2IP设置说明2.1接口说明2.2设置说明3测试说明3.1S2MM测试3.2MM2S测试本文主要介绍XilinxAXIDataMover的使用和测试方法
ཌ斌赋ད·2023-10-25 11:11

Xilinx XDMA说明和测试-MM

XilinxXDMA说明和测试-MM1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3测试说明3.1设备管理3.2数据读写3.3测试结果1测试工程使用Vivado创建的XDMA测试工程如下图所示，
ཌ斌赋ད·2023-10-25 11:40

Xilinx QDMA说明和测试

XilinxQDMA说明和测试1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3调试工具3.1设备管理3.2数据读写4测试分析4.1测试脚本4.2测试结果1测试工程使用QDMA的Example工程
ཌ斌赋ད·2023-10-25 11:10

Xilinx FFT IP使用总结

XilinxFFTIP使用总结一、概述二、FFTIP配置过程1、步骤一：配置FFT点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了
wuzhirui志锐·2023-10-25 11:39

FPGA图像处理项目(一)--FIFO与FFT

最近这个项目是要通过SRIO将图像解析数据送到XILINXFPGA通过FFT处理再用SRIO传回主控，我准备用FIFO来做一个数据的缓冲池，然后按行做FFT运算，中间结果按行存入RAM中，之后按列进行FFT
兔美酱xz·2023-10-25 11:07

Vivado中的Xilinx FFT/IFFT IP核详细使用流程介绍

Xilinx公司在其Vivado开发工具中提供了FFT/IFFT的IP核，供开发人员很方便的调用和使用，因此，本文主要对Vivado中的XilinxFFT/IFFTIP核使用流程展开详细介绍。
芯益求新·2023-10-25 11:03

Xilinx 7系列FPGA PCB设计指导（二）

引言：我们继续介绍FPGAPCB设计相关知识，本章介绍7系列FPGA的配电系统（PDS），包括去耦电容器的选择、放置和PCB几何结构，并为每个7系列FPGA提供了一种简单的去耦方法。另外，还介绍了PDS的基本设计原则，以及仿真和分析方法。本章包括以下部分：PCB去耦电容器基本PDS原则仿真方法PDS测量噪声故障排除1PCB去耦电容1.1各型FPGA器件推荐的PCB去耦电容表1-1~1-4分别列出了
FPGA技术实战·2023-10-25 11:58

Xilinx FFT使用说明和测试

XilinxFFT使用说明和测试1IP接口信号2IP基本配置3IP功能测试本文主要介绍XilinxFFTIP的使用方法1IP接口信号FFT用于计算N点的DFT或者IDFT，N为2m，其中m=2~16。
ཌ斌赋ད·2023-10-25 11:53

【Linux进程篇】进程地址空间

【Linux进程篇】进程地址空间目录【Linux进程篇】进程地址空间再次认识空间布局进程地址空间Linux2.6内核进程调度队列（Linxu进程篇2有涉及）一个CPU拥有一个runqueue（运行队列）
爱写代码的刚子·2023-10-24 20:16

Design Advisory for Zynq-7000: FSBL Authentication Attack

https://support.xilinx.com/s/article/76974?
非鱼知乐·2023-10-24 17:05

【TES605】基于Virtex-7 FPGA的高性能实时信号处理平台

板卡概述TES605是一款基于Virtex-7FPGA的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex
北京青翼科技·2023-10-24 10:22

基于DSPC6678与FPGA协同处理的双目交汇视觉图像处理平台

是北京青翼科技的一款基于FPGA与DSP协同处理架构的双目交汇视觉图像处理系统平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSPTMS320C6678作为核心处理单元，来完成视觉图像处理算法，采用1片Xilinx
北京青翼科技·2023-10-24 10:22

【TES605】基于Virtex-7 FPGA的高性能实时信号处理板

板卡概述TES605是一款基于Virtex-7FPGA的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex
北京青翼科技·2023-10-24 10:21

Kintex UltraScale FPGA+C6678 DSP 基带信号处理板

TES640是一款基于KintexUltraScale系列FPGA+C6678DSP的基带信号处理平台，该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用2片Xilinx
F_white·2023-10-24 10:51

4 路 FMC 接口基带信号处理板（2 个FMC接口、2个FMC+接口）

TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P作为信号实时处理单元
F_white·2023-10-24 10:51

FMC（HPC）接口高性能实时信号处理板（通用信号处理板 Virtex-7 FPGA（XC7VX690T）+ DSP TMS320C6678）

TES605是一款基于Virtex-7的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核浮点/定点运算DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex-
F_white·2023-10-24 10:21

【TES641】基于VU13P FPGA的4路FMC接口基带信号处理平台

板卡概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P
北京青翼科技·2023-10-24 10:49

Xilinx的FIR滤波器IP的设计与仿真

语言：VerilogHDL参考文件：pg149.下载地址FIRCompilerLogiCOREIPProductGuide•FIRCompiler(PG149)•阅读器•AMD自适应计算文档门户(xilinx.com
爱漂流的易子·2023-10-24 09:23

linux. sodu yum,centos7安装个人网盘owncloud

下面在linxucentos7下面安装owncloud搭建自己私人网盘：1.新建一个账号用来安装个人网盘，useraddowncloudpasswdowncloud设置好密码，切换到owncloud账号
weixin_39550379·2023-10-24 09:30

整理——xilinx FPGA 在线升级

一：xilinxFPGA在线升级方案：（系统搭建：MicroBlaze软核处理器，uart控制器，Axi-lite-user用户通信接口，MIGDDR3控制器，中断控制器等，以太网控制器）1.跑一个microblaze
燎原星火*·2023-10-24 04:24

Tcl基础知识

静态时序分析中多用的SynopsysTcl语言，主要服务于IC设计，其他的FPGA厂商比如Xilinx的.ucf文件.xdc文件也都是Tcl语言编写，这与Synopsys半导体公司的Tcl语言基本相同。
apple_ttt·2023-10-24 02:10

qt-everywhere-opensource-src-5.6.2 编译

2、QMAKESPEC环境变量的设置，指定QT/qtbase/mkspecs下编译器描述文件夹的路径3、mkspecs下创建自己服务器交叉编译器描述目录，我的目录为xilinx，所以为arm-xilinx
idealearn·2023-10-23 21:29

芯片手册自用

技术参考手册Zynq7000SoCTechnicalReferenceManual•Zynq7000SoCTechnicalReferenceManual(UG585)•阅读器•AMD自适应计算文档门户(xilinx.com
NoNoUnknow·2023-10-23 14:10

XIlinx提供的DDR3 IP与 UG586

DDR系统需要关注的三样东西：控制器、PHY、SDRAM颗粒，但这是实现一个DDR3IP所需要的，如果只希望调用IP的话，则只需要调用IP即可，目前时间紧急，我先学一学如何使用IP，解决卡脖子的问题，自研日后再说。使用的DDR3器件：MT41J128M16JT-093K总览DDR3IP配置第一部分CreateDesign选择此选项可生成内存控制器。生成内存控制器将创建RTL、XDC、impleme
NoNoUnknow·2023-10-23 14:09

图像信号处理板设计原理图：2-基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板

一、板卡概述图像信号处理板包括2片TI多核DSP处理器-TMS320C6678，1片XilinxFPGAXC7K420T-1FFG1156，1片XilinxFPGAXC3S200AN。
hexiaoyan827·2023-10-22 01:04

axi时序图_S02_CH12_ AXI_Lite 总线详解

12.2AXI总线与ZYNQ的关系AXI(AdvancedeXtensibleInterface)本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了
我不上层楼了·2023-10-21 19:59

ZYNQ之FPGA学习----RAM IP核使用实验

1RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度由时钟频率决定Xilinx7
鲁棒最小二乘支持向量机·2023-10-21 15:52

【TES600】青翼科技基于XC7K325T与TMS320C6678的通用信号处理平台

板卡概述TES600是一款基于FPGA＋DSP协同处理架构的通用高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSPTMS320C6678作为主处理单元，采用1片Xilinx
北京青翼科技·2023-10-21 08:08

PXIE板卡，4口QSFP+，PCIE GEN3 X8，XILINX FPGA XCVU3P设计

PXIE板卡，4口QSFP+，PCIEGEN3X8，基于XILINXFPGAXCVU3P设计。
anhuihbo·2023-10-21 04:42

DatenLord前沿技术分享 No.12

1、演讲题目OPAE-Xilinx平台级复用开源项目介绍2、演讲时间2022年12月11日上午10:303、演讲人杨碧波，微软亚洲工程院BrainwaveBeijing项目组经理4、引言FPGA以其“快速原型
达坦科技DatenLord·2023-10-21 02:31

gogoprotobuf在windows上遇见的坑

gogoprotobuf在windows上遇见的坑闲话一下准备工作创建你的工程目录生成go文件我们还想要更简洁的代码总结闲话一下最近打算做一个联网的小游戏，通讯协议决定使用protobuf，之前的工作环境都是在linx
two L·2023-10-21 01:23

第一、二期衔接——3.3 字符驱动设备—LED设备驱动点灯

LED设备驱动点灯硬件平台：韦东山嵌入式Linxu开发板（S3C2440.v3）软件平台：运行于VMwareWorkstation12Player下UbuntuLTS16.04_x64系统参考资料：《嵌入式
Going1·2023-10-20 23:13

Xilinx FPGA的专用时钟引脚及时钟资源相关

主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html、XilinxUG471、UG472以及XilinxForum上的一些问答
wu_shun_sheng·2023-10-20 21:25
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他