E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
QUARTUS
FPGA时序约束--实战篇(读懂Vivado时序报告)
目录一、新建工程二、时序报告分析1、打开时序报告界面2、时序报告界面介绍3、时序路径分析三、总结FPGA开发过程中,vivado和
quartus
等开发软件都会提供时序报告,以方便开发者判断自己的工程时序是否满足时序要求
FPGA狂飙
·
2023-06-24 06:03
FPGA时序约束
fpga开发
fpga时序约束
时序约束
fpga
xilinx
Verilog学习(1):概念,模块,数据类型,运算符表达式
目标FPGAHHH环境配置
quartus
Ⅱhttps://www.bilibili.com/read/cv6688454vscode中编写代码:https://zhuanlan.zhihu.com/p/
AI路漫漫
·
2023-06-23 14:01
FPGA冲冲冲
fpga开发
【NiosII学习】第七篇、自定义PWM的IP核
目录第一部分、关于PWM的IP核的储备知识1、什么是IP核2、为什么要自己写IP核3、PWM_IP核的写法第二部分、新建
Quartus
II工程1、注意第三部分、添加自己的IP核1、添加自己IP核的详细步骤第四部分
大屁桃
·
2023-06-21 16:38
FPGA的学习之旅
fpga
【NiosII学习】第一篇、如何烧录NiosII工程
目录第一部分、FPGA型号不一样第二部分、复制别人的NiosII工程1、详细步骤第三部分、打开
Quartus
II的工程1、打开
Quartus
II的工程的步骤2、在
Quartus
中打开Eclipse软件步骤第四部分
大屁桃
·
2023-06-21 16:08
FPGA的学习之旅
fpga
【NiosII学习】第五篇、TIMER定时器中断
目录第一部分、关于Timer定时器的储备知识1、内部寄存器的个数2、你要会的寄存器的使用方法第二部分、新建
Quartus
II工程1、注意第三部分、修改别人软核1、添加定时器IP核详细步骤2、添加控制LED
大屁桃
·
2023-06-21 16:08
FPGA的学习之旅
fpga
【NiosII学习】第八篇、在NiosII上面运行uCOSII操作系统
2、留坑第二部分、新建
Quartus
II工程第三部分、修改别人的软核1、注意第五部分、新建uCOSII工程第六部分、总结1、视频演示2、我的问题3、完整资料第一部分、uCOSII操作系统简介1、什么是uCOSII
大屁桃
·
2023-06-21 16:08
FPGA的学习之旅
fpga
【NiosII学习】第四篇、USART串口收发
目录第一部分、新建
Quartus
II工程1、注意第二部分、修改别人软核1、添加UART核的详细步骤第三部分、编写
Quartus
中的verilog代码1、详细步骤2、verilog代码:第四部分、编写Ecplise
大屁桃
·
2023-06-21 16:38
FPGA的学习之旅
fpga
【FPGA】
Quartus
II13.0全编译Error (119013): Current license file does not support the EP4CE10F17C8 device
QuartulsII全编译时,出现如下错误网上很多人说找到32位的exe可以编译成功,但是凭啥64位的就不行了?而且我32位的也不行这种情况就是没破解好,但LicenceSetup显示已经破解好了:检查发现自己的破解器是32位的,如果不注意的话当作64位破解器来破解64位exe,表面上也是破解成功的,编译时也不提示没有Licence,而是提示上面那个错误,但其实是在64位exe中用了32位的Lis
外来务工人员徐某
·
2023-06-21 10:58
FPGA
fpga
编译器
【FPGA】
Quartus
II13.0实现组合逻辑 3/8 译码器
3/8译码器一般用于资源扩展,如驱动led阵列时,即使是FPGA,IO资源也明显不足,借此可以扩展出更多的IO口,通过实现3/8译码器,记录一下FPGA开发的基本步骤1.代码编写moduledecoder3_8(inputwirein1,//输入信号in1inputwirein2,//输入信号in2inputwirein3,//输入信号in3outputreg[7:0]out//输出信号out);
外来务工人员徐某
·
2023-06-21 10:58
FPGA
fpga
译码器
仿真器
Quartus
II 入门案例(VHDL)
前言本文介绍
Quartus
II的使用方法,通过VHDL硬件描述语言编程来实现简单的电路功能。
门牙会稍息
·
2023-06-20 01:57
fpga开发
Quartus
II简单仿真及no simulation input file错误解决方法
前言本文主要介绍了
Quartus
II9.1web免安装版的一个入门使用案例和常见问题的解决方法。
门牙会稍息
·
2023-06-20 01:27
fpga开发
fpga can控制器Verilog altera、xilinx工程
代码均在电路板验证,本店有对应开发板出售(单独购买)2.can控制器Verilog说明书3.
quartus
ii13.0:安装包及破解(ISE14.7如
「已注销」
·
2023-06-19 05:56
fpga开发
Quartus
II(15.0)与Altera-Modelsim联调仿真
本文介绍如何使用
quartus
与altera-modelsim联调进行仿真。第一步:你的VHDL文件正确编译,没有error(警告可忽略)。第二步:生成TestBench模板文件,并设置信号激励。
有勇有谋
·
2023-06-18 05:45
计算机组成原理偶校验编码设计,计算机组成原理校验码生成电路的设计.doc
课程设计教学院计算机学院课程名称计算机组成原理课程设计题目校验码生成电路的设计专业计算机科学与技术班级计科一班姓名陈建辉同组人员周海涛石义沣明廷柱指导教师杨斐2013年1月11日目录一概述21.课程设计的目的22.课程设计的要求2二总体方案设计31.设计原理32.整体设计思路43.EDA技术及
QUARTUS
II
仲树
·
2023-06-15 21:20
计算机组成原理偶校验编码设计
数字系统设计VHDL实验:洗衣机控制器的设计(简易版)
前言学校布置的数字系统设计大作业,要求完成VHDL核心代码的设计,采用
quartus
II进行相关仿真并且在开发板上实现。
墨痕白羽
·
2023-06-15 17:44
数字系统设计
EDA
vhdl
国产FPGA:替代ATLERAEP4CE10E22的AG10KL144
背景AG10K用于PINTOPIN替代ATLERAEP4CE10E22、EP3C10E144的FPGA,其资源介绍如下:引脚对应如下:一般
Quartus
II开发方式新建工程FPGA使用
Quartus
II
江安吴彦祖
·
2023-06-14 08:45
fpga开发
FPGA实现简易的自动售货机模型
状态机框图3、RTL视图二、源码1.蜂鸣器驱动模块2.按键消抖模块3、PWM模块4、sale_goods模块(状态机部分)5、数码管驱动模块6、Sales(顶层模块)三、效果四、总结五、参考资料前言环境:1、
Quartus
18.12
混子王江江
·
2023-06-12 11:28
FPGA
fpga开发
【嵌入式系统应用开发】FPGA——VGA显示基础实验
1.2VGA的硬件电路介绍1.3VGA显示原理1.4VGA通信协议2VGA显示字符2.1实验准备2.2代码实现3VGA显示彩色条纹4VGA显示彩色图片4.1实验准备4.2总结前言文章使用的工具及板子类型工具:
Quartus
II13.1
日常脱发的小迈
·
2023-06-11 11:40
fpga
fpga开发
【嵌入式系统应用开发】FPGA——基于HC-SR04超声波测距
1.1超声波原理1.2硬件模块时序图1.3模块说明2设计文件2.1时钟分频2.2超声波测距2.3超声波驱动3实验验证3.1编译3.3硬件测试总结前言环境硬件DE2-115HC-SR04超声波传感器软件
Quartus
18.1
日常脱发的小迈
·
2023-06-11 11:38
fpga
fpga开发
Vivado下有限状态机的实现
1011状态机的实现文章
Quartus
II下设计一个用于识别2进制序列“1011”的状态机是在
Quartus
II软件中设计的一个识别2进制序列“1011”的状态机,这里在Vivado中
西岸贤
·
2023-06-10 15:27
fpga
Verilog
Vivado
关于
Quartus
II 13.0破解失败问题
fpga环境配置问题问题描述:安装
quartus
II13.0时,使用破解器生成licence.dat文件时,提示了大致如下内容:提示框的标题是sys_cpt.dll。显示问题:该文件正在使用。。。。
我飘向北方
·
2023-06-09 11:25
fpga
fpga开发
基于
Quartus
件完成1位全加器的设计及4位全加器的设计
文章目录一、1位全加器设计1、原理图输入方法设计1位全加器(1)、半加器的设计(2)、全加器的设计2、Verilog编程方法设计1位全加器3、上板检验二、4位全加器设计1、输入原理图方法设计4位全加器2、Verilog编程方法设计4位全加器3、上板验证一、1位全加器设计1、原理图输入方法设计1位全加器(1)、半加器的设计半加器:指对输入的两个一位二进制数相加a与b,输出一个结果位sum和进位cou
Fu-yu
·
2023-06-08 06:28
fpga开发
Quartus
入门:
Quartus
II实现D触发器及时序仿真
文章目录一、设计D触发器,进行仿真,时序波形验证1、创建项目2、创建波形文件3、保存编译4、仿真波形图二、调用D触发器,进行仿真,时序波形验证1、创建项目2、创建波形文件3、保存编译4、仿真波形图三、用Verilog语言写D触发器,进行仿真验证1、创建项目2、新建VerilogHDL文件3、编译4、.仿真波形图一、设计D触发器,进行仿真,时序波形验证1、创建项目File->NewProjectWi
Fu-yu
·
2023-06-08 06:58
嵌入式硬件
基于DE2 115开发板驱动HC_SR04超声波测距模块【附源码】
系统架构设计5.模块说明5.1.hc_sr_driver端口信号列表5.2.状态转移图5.3.时序图5.4.设计文件6.仿真测试7.板级验证与调试8.总结1.实验平台与目的DE2-E115FPGA开发板+
Quartus
青柠Miya
·
2023-06-08 06:23
FPGA学习
fpga开发
超声波测距
verilog
Verilog 实现数码管显视驱动【附源码】
3.2、系统架构3.3、功能模块划分3.3.1、数据产生模块模块框图信号定义设计文件3.3.2、数码管驱动模块模块框图信号定义设计文件3.3.3、顶层文件3.4、板级验证4、总结1、实验平台软件:PC、
Quartus
Prime18.1
青柠Miya
·
2023-06-08 06:23
FPGA学习
fpga开发
Verilog
数码管
Quartus
设计D触发器并进行仿真观察时序波形
目录一、学习D触发器二、门电路设计D触发器并仿真1、创建工程2、新建原理图文件3、编译4、仿真波形图三、调用D触发器并仿真1、创建工程2、新建文件3、编译4、仿真波形图四、用Verilog语言实现D触发器及时序仿真1、创建工程2、新建VerilogHDL文件3、编译4、仿真波形图一、学习D触发器D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数
漠影zy
·
2023-06-08 06:18
fpga开发
Quartus
| 烧制过程的火候控制及心得体会
模糊的图片点击后即可看到清晰的原图BCD七段数码管的转换模块modulesevenseg(data,ledsegments);input[3:0]data;output[6:0]ledsegments;reg[6:0]ledsegments;always@(*)begincase(data)//gfe_dcba//7段LED数码管的位段编号//654_3210//DE2板上的信号位编号0:leds
shawn233
·
2023-06-07 03:51
Quartus
安装器件库方法
Quartus
安装器件库方法Step1:下载器件库Step2:安装器件库Step3:完成Step1:下载器件库 第一步需要下载好我们所安装的
Quartus
版本所对应支持的器件系列,比如我使用的是
Quartus
Prime16.1Standard
锅巴不加盐
·
2023-04-18 20:42
#
Quartus问题解决
fpga开发
硬件工程
其他
使用
Quartus
新建一个工程,电路原理图,超详细
如何新建一个
Quartus
工程想当初作为一个刚刚学数电的人,对这款全英文的软件不是很熟悉,想要掌握好首先得学会新建一个工程。
花椒且喵酱
·
2023-04-17 21:05
在
quartus
中使用FFT IP核最全教程(从入门到放弃)
一、准备工作首先需要把需要的器材准备好,我使用的是
quartus
18.0,并且要使用IP核被破解的版本,不然无法使用其中的FFT和NCO,一定要注意,
quartus
对于版本非常敏感,一定要严格对应好版本
youzjuer
·
2023-04-16 18:18
FPGA
verilog
基于Nios-II实现流水灯
目录实验步骤1、新建
Quartus
项目,选择使用的芯片2、Qsys设计2.1进入Tools->PlatformDesigner2.2设置时钟主频2.3添加Nios-IIProcessor并设置2.4添加
终极末影龙
·
2023-04-15 05:19
fpga开发
【阿里云盘资源分享:FPGA工具及相关数据资源高速下载】
下面都是资源列表
Quartus
_12.0安装「
Quartus
_12.0安
FPGA技术指导
·
2023-04-12 23:09
fpga开发
fpga/cpld
嵌入式硬件
【verilog】含异步清零和同步使能的加/减法计数器
3、进一步熟悉
QUARTUS
II软件的使用方法和verilog输入方式实验原理与内容实验原理二进制计数器中应用最多、功能最全的计数器之一,是含异步清零和同步使能的具有并行载入功能的加/减法计数器。
芋泥*
·
2023-04-10 18:53
数字逻辑
fpga开发
Verilog实现按键消抖
按键消抖模块模块框图信号定义时序信号图设计文件仿真文件仿真图3.3.2、LED驱动模块模块框图信号定义信号时序图设计文件仿真文件仿真图3.3.3、顶层文件3.4、上板验证4、总结1、实验平台软件:PC、
Quartus
Prime18.1
青柠Miya
·
2023-04-09 09:39
FPGA学习
fpga开发
verilog设计
Modelsim仿真
testbench编写
HNU-电子测试平台与工具2-数模转换
数模转换实验计科XXXXwolf工程文件我也一并上传了D级任务一.实验任务对74194进行仿真验证,掌握
Quartus
仿真的基本原则和常规步骤,记录移位寄存器的数据读写,并描述仿真波形,分析结果。
甘晴void
·
2023-04-09 04:37
电子测试平台与工具
fpga开发
linux下
quartus
ii 安装心酸之路,解决modelsim-altera无法进行RTL仿真的问题
这是我第一次认真的记录一下我安装的
quartus
ii的心酸的过程,现在我只把我不断尝试最终成功的经历记录如下:一开始先下载安装包:我下载的是官网的prime版本,https://download.altera.com
JoYER_cc
·
2023-04-08 05:10
linux应用安装
linux
fpga
FPGA学习笔记 1 --
Quartus
软件的使用
软件的使用一、FPGA开发流程二、
Quartus
II13.1软件1.新建工程2.添加设计文件3.分析与综合4.分配引脚5.编译工程6.下载一、FPGA开发流程打开软件→新建工程→设计输入(verilog
饼里个饼
·
2023-04-08 04:41
fpga开发
学习
FPGA学习笔记-1、FPGA开发流程
1、FPGA开发流程开发流程1、设计定义(
Quartus
Ⅱ13.0.1)2、设计输入3、分析与综合4、功能仿真(modelsim-altera)5、布局布线6、时序仿真(modelsim-altera)
要午休的猫
·
2023-04-08 04:41
FPGA学习笔记
Quartus
9.1创建项目
1、file创建项目2、这是项目位置以及名字3、之后一直next,最后finish4、点击标签,创建bdf文件5、创建完成后,双击网格空白页,弹出Symbol框,选择所需要的元器件;6、双击libraries处,或者直接“Enter”,元器件就会出现在文件中双击元器件,可以对其进行重命名;7、创建好后,直接Ctrl+S对文件进行保存;8、保存后,点击中间的,找到bdf文件;9、开始执行,成功10、
晓星一不小心
·
2023-04-07 04:20
软件使用
servlet
quartus
【随手查】Verilog编译报错
Quartus
编译、ModelSim等的一些报错的记录,方便日后查找,持续更。。。
刘一五
·
2023-04-07 01:41
#
FPGA学习笔记
#
随手查系列
fpga开发
Quartus
ModelSim
通过Avalon-mm slave 写ddr2 verilog
目录一、系统架构二、写框图三、写模块定义四、模块接口五、实现代码基于altera平台的
Quartus
primeversion16.1
江鸟的坚持
·
2023-04-05 11:07
ii
FPGA
ddr
avalon-mm
ddr读写
quartus
利用锁相环产生时钟_基于FPGA的高速时钟数据恢复电路的实现
0引言时钟数据恢复电路是高速收发器的核心模块,而高速收发器是通信系统中的关键部分。随着光纤在通信中的应用,信道可以承载的通信速率已经可以达到GHz,从而使得接收端的接收速率成为限制通信速率的主要瓶颈。因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。目前时钟数据恢复电路主要是模拟IC和数字IC,其频率已经可以达到几十GHz。而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量
edgarcheang
·
2023-04-04 14:34
FPGA设计显示电压值
本次设计在
Quartus
II环境下进行,以VerilogHDL语言实现分频、模数转换、数码管显示、led灯蜂鸣器声光报警等系统所需模块。利用层次化、模块化的开发的方法完成设计,并进行波形仿真。
Circ.
·
2023-04-04 12:54
电子信息工程
fpga
quartus
使用教程:波形仿真
在
quartus
中配置仿真软件:将下载的仿真软件路径添加到locationofexecutable中即可。
清水一个僧
·
2023-04-04 10:50
单片机
嵌入式硬件
Ubuntu16.04 运行Modelsim
在64位Ubuntu16.04中安装
Quartus
-Lite18.1自带的Modelsim,无法正常运行。
zhuweipu
·
2023-04-04 02:45
SM3哈希算法的FPGA实现 I
二、SM3哈希算法的具体内容1、填充2、迭代与压缩3、计算拼凑值三、参考文档语言:verilog仿真工具:ModelsimEDA工具:
quartus
II一、什么是SM3哈希算法?
吾尹先森
·
2023-04-03 21:54
fpga开发
哈希算法
算法
FPGA实现基于SPI协议的Flash驱动控制(全擦除、页擦除、读数据、页写、连续写—地址写)
在
Quartus
II13.0软件开发平台上编译、仿真后下载到FPGA芯片上,进行在线编程调试,实现了SP
Joney Feng
·
2023-04-02 12:19
fpga开发
基于Verilog 语言开发的FPGA密码锁工程
有两个版本,分别为
Quartus
和vivado两个版本。工程均带有完整的仿真模块。
「已注销」
·
2023-03-29 16:40
fpga开发
Quartus
II 13.1的安装及使用
文章目录一、下载安装注册二、设计D触发器2.1新建工程2.2创建原理图和VWF文件2.3时序波形仿真三、调用D触发器3.1新建工程3.2创建原理图和VWF文件3.3波形仿真四、用Verilog语言写D触发器4.1新建工程4.2编写Verilog文件4.3查看生成的电路图4.4波形仿真五、参考文献一、下载安装注册链接:https://pan.baidu.com/s/1QHvxykDfvoExBOoT
普通网友
·
2023-03-23 20:45
fpga开发
Quartus
13.1和 Modelsim 安装
目录一、下载
Quartus
13.1安装包链接:二、安装过程三、
Quartus
13.1的注册四、下载Modelsim五、安装过程六、Modelsim注册七、参考链接一、下载
Quartus
13.1安装包链接
死妖阿
·
2023-03-23 19:17
fpga开发
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他