E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
QUARTUS
简单8位CPU设计verilog微处理器，源码/视频
名称：8位CPU设计微处理器软件：
Quartus
II语言：Verilog代码功能：设计一个简单的处理器，可以实现加减法以及简单的逻辑运算。
蟹代码丫
·
2023-10-27 01:04
fpga开发
CPU
处理器
verilog
FPGA的斐波那契数列Fibonacci设计verilog，代码和视频
名称：斐波那契数列Fibonacci设计verilog软件：
Quartus
语言：Verilog代码功能：设计一个产生斐波那契数列（也叫黄金分割数列）的硬件电路:斐波那契数列中每个数为其相邻前两个数的和:
蟹代码丫
·
2023-10-23 01:23
fpga开发
斐波那契数列
verilog
Fibonacci
数列
FPGA设计FIR滤波器低通滤波器，代码及视频
名称：FIR滤波器低通滤波器软件：
Quartus
语言：Verilog/VHDL本资源含有verilog及VHDL两种语言设计的工程，每个工程均可实现以下FIR滤波器的功能。
蟹代码丫
·
2023-10-23 01:21
fpga开发
FIR
低通滤波器
verilog
VHDL
关于
quartus
II13中如何进行波形仿真
运行波形仿真的时候的注意事项在写好一个工程之后，波形文件建成之后，先要进行然后再切换到波形图界面选择
able陈
·
2023-10-22 17:47
fpga
fpga
FPGA的256点FFT调用
Quartus
IP核实现VHDL傅里叶变换
名称：256点FFT调用
Quartus
IP核实现傅里叶变换软件：
Quartus
语言：VHDL代码功能：使用VHDL实现256点FFT，调用
Quartus
IP核实现傅里叶变换演示视频：http://www.hdlcode.com
蟹代码丫
·
2023-10-22 01:34
fpga开发
FFT
VHDL
傅里叶变换
FFT64点傅里叶变换verilog蝶形运算，代码和视频
名称：FFT64点verilog傅里叶变换软件：
Quartus
语言：Verilog代码功能：使用verilog代码实现64点FFT变换，使用蝶形运算实现傅里叶变换演示视频：http://www.hdlcode.com
蟹代码丫
·
2023-10-22 01:04
fpga开发
FFT
傅里叶变换
FPGA的64点FFT代码及报告，verilog快速傅里叶变换
名称：64点FFT快速傅里叶变换Radix4软件：
Quartus
语言：Verilog代码功能：使用verilog实现64-pointPipelineFFT处理器FPGA代码资源下载网：hdlcode.com
蟹代码丫
·
2023-10-22 00:30
fpga开发
FFT
傅里叶变换
报告
verilog
用嵌入式块RAM IP核配置一个双口RAM
本次设计源码地址：http://download.csdn.net/detail/noticeable/9914173实验现象：通过串口将数据发送到FPGA中，通过
quartus
II提供的insystemmemorycontenteditor
weixin_34099526
·
2023-10-21 15:25
FPGA入门嵌入式块ram使用rom
使用
Quartus
II软件中提供的In-SystemMemoryContentEditor工具在线更改ROM中的数据为正弦波，然后用signaltap软件进行查看。
不想秃发
·
2023-10-21 15:52
FPGA
fpga
verilog
小梅哥FPGA：嵌入式块RAM使用之FIFO
小梅哥FPGA：嵌入式块RAM使用之FIFO课程目标：学会调用
Quartus
Ⅱ软件中提供的FIFO核并通过仿真，了解其接口时序实现现象：通过
Quartus
Ⅱ软件中调用FIFO核，通过仿真来验证其接口时序一什么是
FPGA & 网络工程师 初学者
·
2023-10-21 15:52
小梅哥FPGA学习
FPGA 22 嵌入式块Ram 应用之 FIFO （专题：单时种FIFO 和 双时钟FIFO的使用）
FPGA22嵌入式块Ram应用之FIFO实验现象:通过在
Quartus
l软件中调用FifolP核，并进行不同形式的配置，通过仿真来验证其接口时序。
没有价值的生命
·
2023-10-21 15:20
FPGA
FPGA19 嵌入式RAM之双端口RAM 使用和测试
了解这些芯片专用硬件资源的情况下，将其合理的应用到对应的系统中FPGA芯片的内部结构：RAM,随机存取序列实验目的及现象：通过串口发送数据到FPGA中，FPGA接收到数据后将数据存储在双口ram的一段连续空间中，通过
Quartus
没有价值的生命
·
2023-10-21 15:49
FPGA
quartus
总线连接
画原理图中，B,A两个网络要接到元件的总线D[1…0]上，B接D[0]，A接D[1]，怎么画？在总线上拉出一段线，点击选中，右键，properties，名字改成D[1…0]同样的方法，B改成D[0]，A改成D[1]
白日梦的尽头
·
2023-10-21 12:57
fpga开发
数字秒表VHDL启动暂停清零，源码和视频
名称：数字秒表VHDL启动暂停清零（代码在文末付费下载）软件：
Quartus
语言：VHDL代码功能：数字秒表使用VHDL语言设置数字秒表。
蟹代码丫
·
2023-10-21 05:32
fpga开发
秒表
VHDL
FPGA的音乐彩灯VHDL流水灯LED花样，源码和视频
名称：FPGA的音乐彩灯VHDL流水灯LED软件：
Quartus
语言：VHDL代码功能：（1）设计一彩灯控制电路，按要求控制8路（彩灯由发光二极管代替，受实验箱限制，多路同样控制方法）彩灯的亮灭。
蟹代码丫
·
2023-10-21 02:05
fpga开发
彩灯
流水灯
VHDL
音乐
Quartus
调用FIFO-IP核verilog，DE1开发板，代码和视频
名称：
Quartus
调用FIFO-IP核，完成数据的求和软件：
Quartus
语言：Verilog代码功能：题目：FIFO-IP核的调用主要内容：调用两个FIFO-IP核，完成2行数据的求和技术参数：两行数据值的输入可通过拨码开关实现
蟹代码丫
·
2023-10-21 01:03
fpga开发
FIFO
verilog
DE1
通用FIFO设计深度8宽度64，verilog仿真，源码和视频
名称：通用FIFO设计深度8宽度64，verilog仿真软件：
Quartus
语言：verilog本代码为FIFO通用代码，其他深度和位宽可简单修改以下参数得到reg [63:0] ram [7:0];/
蟹代码丫
·
2023-10-21 01:03
fpga开发
FIFO
verilog
FIFO设计16*8，verilog，源码和视频
名称：FIFO设计16*8，数据显示在数码管软件：
Quartus
语言：Verilog代码功能：使用verilog语言设计一个16*8的FIFO，深度16，宽度为8。
蟹代码丫
·
2023-10-21 01:32
fpga开发
FIFO
verilog
先进先出
FPGA的通用FIFO设计verilog，1024*8bit仿真，源码和视频
名称：FIFO存储器设计1024*8bit软件：
Quartus
语言：Verilog本代码为FIFO通用代码，其他深度和位宽可简单修改以下参数得到reg [7:0] ram [1023:0];//RAM。
蟹代码丫
·
2023-10-21 01:59
FIFO
verilog
quartus
FPGA
数字秒表设计仿真VHDL跑表,源码，视频
名称：简单秒表设计仿真VHDL跑表软件：
Quartus
语言：VHDL代码功能：数字秒表功能描述本次练习只需要一个数码管(假设该数码管已被选中),实现数码管显示功能,具体要求如下(设数码管为共阳）1)实现秒表计时功能
蟹代码丫
·
2023-10-20 13:52
fpga开发
VHDL
秒表
简单秒表设计仿真verilog跑表，源码/视频
名称：简单秒表设计仿真软件：
Quartus
语言：Verilog代码功能：秒表显示最低计时为10ms，最大为59:99，超出返回00：00具有复位、启动、暂停三个按键四个数码管分别显示4个时间数字。
蟹代码丫
·
2023-10-20 13:48
fpga开发
秒表
Verilog
仿真
数字秒表VHDL实验箱精度毫秒可回看,视频/代码
名称：数字秒表VHDL精度毫秒可回看软件：
Quartus
语言：VHDL代码功能：数字秒表的VHDL设计，可以显示秒和毫秒。可以启动、停止、复位。
蟹代码丫
·
2023-10-19 23:18
fpga开发
秒表
VHDL
跑表
数字秒表回看、正计、倒计数跑表verilog仿真/代码
名称：数字秒表设计正计、倒计数、回看跑表软件：
Quartus
，ModelSim语言：VerilogHDL代码功能：《数字秒表设计》项目要求（1）计时精度1ms，计时范围00:00.000~99:59.999
蟹代码丫
·
2023-10-19 23:47
fpga开发
Verilog
秒表
跑表
仿真
数字秒表verilog电子秒表跑表，代码/视频
名称：数字秒表verilog电子秒表跑表软件：
Quartus
语言：Verilog代码功能：设计电子秒表，秒表时间精确到0.01秒，可通过按键控制秒表启动、暂停、复位。
蟹代码丫
·
2023-10-19 23:44
fpga开发
秒表
跑表
verilog
音乐播放器VHDL蜂鸣器数码管显示简谱，视频/代码
名称：音乐播放器数码管显示简谱蜂鸣器软件：
Quartus
语言：VHDL代码功能：设计音乐播放器，播放一首歌，使用开发板的蜂鸣器播放音乐，使用
Quartus
内的ROMIP核存储音乐文件，使用数码管显示简谱
蟹代码丫
·
2023-10-19 02:45
音视频
fpga开发
VHDL
音乐播放器
蜂鸣器
音乐播放器一首歌蜂鸣器ROM存储Verilog,代码/视频
名称：音乐播放器一首歌蜂鸣器ROM存储歌曲软件：
Quartus
语言：Verilog代码功能：设计音乐播放器，播放一首歌，使用开发板的蜂鸣器播放音乐，使用
Quartus
内的ROMIP核存储音乐文件，简谱存储在
蟹代码丫
·
2023-10-19 02:15
音视频
fpga开发
Verilog
音乐播放器
蜂鸣器
音乐播放器蜂鸣器AX301开发板verilog，视频/代码
名称：音乐播放器蜂鸣器播放音乐按键切歌软件：
Quartus
语言：Verilog代码功能：设计一个音乐播放器，使用板子上的蜂鸣器播放歌曲，可以播放三首歌（歌曲任选），通过按键控制切歌，使用led显示音乐节奏
蟹代码丫
·
2023-10-19 02:14
fpga开发
Verilog
AX301
音乐播放器
音乐播放器蜂鸣器ROM存储歌曲verilog,代码/视频
名称：音乐播放器蜂鸣器ROM存储歌曲软件：
Quartus
语言：Verilog代码功能：设计音乐播放器，要求至少包含2首歌曲，使用按键切换歌曲，使用开发板的蜂鸣器播放音乐，使用
Quartus
内的ROMIP
蟹代码丫
·
2023-10-19 02:42
音视频
fpga开发
Verilog
蜂鸣器
音乐播放器
西南交大计组预备实验1：基于原理图方式的3-8译码电路的设计
使用的软件为
Quartus
II13.1。安装教程：安装教程软件里文字显示不完整的解决办法友情提示：1.实验报告书写要整洁，尽量是考虑好了再落笔，否则可能给分会低（truestory）。
guts350
·
2023-10-19 01:28
计算机组成原理
fpga开发
【
quartus
13.1/Verilog】swjtu西南交大：计组课程设计
实验目的：通过学习简单的指令系统及其各指令的操作流程，用VerilogHDL语言实现简单的处理器模块，并通过调用存储器模块，将处理器模块和存储器模块连接形成简化的计算机核心部件组成的系统。二.实验内容1.底层用VerilogHDL语言实现简单的处理器模块设计。2.调用存储器模块设计64×8的存储器模块。3.顶层用原理图方式将简单的处理器模块和存储器模块连接形成简单的计算机核心部件组成的系统。4.将
guts350
·
2023-10-19 01:28
计算机组成原理
嵌入式硬件
课程设计
Verilog
一位全加器及四位全加器————FPGA
文章目录前言一、一位全加器1、一位全加器的原理图设计2、一位全加器的Verilog编程3、上板效果二、四位全加器1、四位全加器的原理图设计2、四位全加器的Verilog编程三、总结四、参考资料前言环境：1、
Quartus
18.02
混子王江江
·
2023-10-17 10:35
FPGA
fpga开发
quartus
中采用TCl分配管脚
原文链接：https://blog.csdn.net/avrmcu1/article/details/12038841
Quartus
II软件常用的分配管脚的方法有两种，一是选择菜单**“assignments
ICER瞌睡虫
·
2023-10-16 05:35
Quartus
-II实现D触发器的三种方式
文章目录一、认识D触发器二、在
Quartus
-II中自己用门电路设计一个D触发器及仿真三、在
Quartus
-II中直接调用一个D触发器及仿真四、在
Quartus
-II中用Verilog语言写一个D触发器及仿真五
lovely@
·
2023-10-13 22:33
嵌入式系统应用开发
FPGA
FPGA niosII 视频笔记
nios更进一步可以看FPGAniosII视频笔记--小梅_gzc0319的博客-CSDN博客P1_Qsys_hello_world（第一讲）1Qsys简介：Qsys是
Quartus
中的系统集成工具；SOPCBuilder-Qsys-PlatformDes
gzc0319
·
2023-10-13 21:44
FPGA
uCOS
verilog
fpga开发
can
单片机
嵌入式
基于VerilogHDL的学号显示
基于VerilogHDL的学号显示一、准备工作：环境软件：
quartus
II9.0编写语言：VerilogHDL开发板：CycloneIIFPGA2C70二、功能要求：1）用八个数码管显示；2）学号按照
C_xiaoyaodong
·
2023-10-13 18:09
fpga
verilog
状态机
Quartus
&Modelsim安装及有关配置
文章目录一.
Quartus
和Modelsim的安装二.
Quartus
破解三.
Quartus
配置Modelsim四.usb_blaster驱动更新五.VScode联合Modelsim检错一.
Quartus
Álegg xy.
·
2023-10-13 03:09
FPGA学习
fpga
FPGA学习笔记（九）SPI学习总结及stm32的HAL库下SPI配置
设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和
Quartus
贾saisai
·
2023-10-12 06:12
FPGA学习
fpga开发
学习
stm32
DE1-SoC软件实验（三）—— HPS控制FPGA端的LED，实现流水灯的效果
（掌握
Quartus
Fighting_XH
·
2023-10-11 17:30
DE1-SoC
fpga开发
CY7C68013A芯片与FPGA
环境软件环境Vivado或
quartus
：FPGA（可编程门阵列）和SoC（系统片上集成电路）开发。KEIL：嵌入式软件的开发。
rainbow_lucky0106
·
2023-10-10 14:06
fpga开发
多路彩灯控制器LED流水灯花型verilog仿真图视频、源代码
名称：多路彩灯控制器LED流水灯花型verilog软件：
Quartus
语言：Verilog代码功能：用
quartus
和modelism，设计一个多路彩灯控制器，能够使花型循环变化，具有复位清零功能，并可以选择花型变化节奏
蟹代码丫
·
2023-10-10 05:01
fpga开发
多路彩灯控制器led流水灯VHDL速度可调仿真图视频、源代码
名称：多路彩灯控制器led流水灯VHDL速度可调软件：
Quartus
语言：VHDL代码功能：使用VHDL设计彩灯控制器，共24个led灯，分为5种不同的花样，可以通过按键切换花样的变化速度。
蟹代码丫
·
2023-10-10 04:58
fpga开发
【一 DE1-SOC】
quartus
II下载程序步骤
最近的开发都是使用vivado，想把某个工程迁移到DE1-SOC中，由于许久不使用qaurtus了，生疏了，下载程序老是失败，记录以一下载的步骤。开发板：DE1-SOC芯片型号：5CSEMA5F31C6N1、首先编写程序并编译成功，编译按钮如下：2、绑定引脚方法1：方法二：用.txt文件导入首先新建一个.txt文本文件，在文件中键入引脚对应的关系，引脚名称与引脚号之间注意有一个西文逗号。//后面的
@晓凡
·
2023-10-09 22:39
FPGA学习之路
DE1-SOC
FPGA
EDA仿真测试 Modelsim仿真 .vt文件法仿真 .v文件法仿真
一、本文内容内容：通过两种方法，使用modelsim仿真Verilog程序版本：
Quartus
II13.1（64-bit）二、通过“.vt文件”测试仿真1、准备工作已建立好的工程文件//上述工程文件代码实现奇数分频功能
海绵_青年
·
2023-10-09 09:25
EDA
EDA初学，新建工程，
Quartus
软件应用
一、本文内容内容：掌握Quarters工程的建立方法版本：
Quartus
II13.1（64-bit）二、建立步骤1、打开软件2、工程设置工程名字和后边文件的顶层模块名字以及顶层模块所在文件的名字要保持一致
海绵_青年
·
2023-10-09 09:55
EDA
多功能频率计周期/脉宽/占空比/频率测量verilog，视频/代码
名称：多功能频率计周期、脉宽、占空比、频率测量verilog软件：
Quartus
语言：Verilog代码功能：多功能频率计，可测量信号的周期、脉冲宽度、占空比、频率，语言为verilog，
quartus
蟹代码丫
·
2023-10-09 00:16
fpga开发
等精度频率计verilog，
quartus
仿真视频，原理图，代码
名称：等精度频率计设计verilog
quartus
仿真软件：
Quartus
语言：Verilog要求：A：测量范围信号:方波频率:100Hz~1MHz;B：测试误差:<0.1%(全量程)C：时钟频率:50kHzD
蟹代码丫
·
2023-10-09 00:46
fpga开发
四位十进制频率计VHDL，DE1开发板验证，仿真和源码
名称：四位十进制频率计VHDL，DE1开发板验证软件：
Quartus
语言：VHDL要求：数字频率计设计要求1、四位十进制数字显示的数学式频率计,其频率测量范围为10~9999khz,测量单位为kHz。
蟹代码丫
·
2023-10-09 00:46
fpga开发
四位十进制数字频率计VHDL，仿真视频、代码
名称：四位十进制数字频率计VHDL，
quartus
仿真软件：
Quartus
语言：VHDL代码功能：使用直接测频法测量信号频率，测频范围为1~9999Hz，具有超量程报警功能演示视频：四位十进制数字频率计
蟹代码丫
·
2023-10-09 00:45
服务器
linux
算法
fpga开发
模六十计数器（三）
与之前不同，此次编程在
Quartus
II13.0中建立项目，在AX530开发板上下载调试，引脚定义与配置需要视情况更改，项目文件将上传到资
Mr_Stutter
·
2023-10-04 06:19
Verilog
fpga开发
veriolg
模六十计数器
EDA数字钟（三）
与之前不同，此次编程在
Quartus
II13.0中建立项目
Mr_Stutter
·
2023-10-04 06:19
Verilog
fpga开发
verilog
数字钟
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他