E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus
安装Altera USB-Blaster驱动程序遇到的问题
按照以往的经验，这种情况一般就是驱动程序有误，重新安装一遍即可，
Quartus
软件在安装的时候就自带了USB-Blaster驱动，可直接浏览计
五月525
·
2020-08-11 19:07
问题记录
[原创].在
Quartus
II中分配管脚的两种常用方法
示范程序seg7_test.v/**seg7x8查找表测试文件*/moduleseg7_test(inputCLOCK_50,output[7:0]SEG7_DIG,output[7:0]SEG7_SEG);seg7_8_LUTu0(.i_clock(CLOCK_50),.i_turn_off(8'b1100_0000),//熄灭位[此处取第7、6位.i_dp(8'b0000_0100),//小数
weixin_34116110
·
2020-08-11 14:55
【原】
Quartus
II的管脚锁定的方法
1.不得不说我的差距是存在的，自我安慰一下，就只算是工具上的差距；2.以下归入正题：个人认为，还是通过文本的形式来锁定比较方便：-1-.txt文件锁定管脚采用的命令：to,location采用的模板形式：to,locationName1PIN_XXName2PIN_XX操作：assignment——>Importassignment将此TXT文件导入即可-2-.tcl文件锁定管脚采用的命令：set
weixin_30608503
·
2020-08-11 14:55
（原创）如何在
quartus
下做逻辑锁定（
quartus
，逻辑锁定）
摘要：当你的设计做得越来越大，性能要求越来越高的时候，你就会发现，之前跑得好好的模块，怎么突然间不行了，其实这就是约束的问题，FPGA内部的布局布线就像我们画PCB时的自动布线，如果没有规则设置，那么软件将不能保证你能达到多大的Fmax，而且当你的设计变更的时候，其它没有改动的模块也会在重新综合后受到影响。正文：有两种方法来解决发生的这种意外，一个是时序约束，另一个就是逻辑锁定。时序约束是按照你的
weixin_30372371
·
2020-08-11 14:41
quartus
ii 设计分区和逻辑锁定的使用（design partition and logiclock）
首先，得先看看
Quartus
II的编译过程是个怎么样的，要了解这个过程很简单，看看下面这张图，谁都不陌生：当我们点全编译之后，下面的几个过程就会一个一个打上勾，而我们编译的过程也就是和这个运行过程是一致的
人生路上的修行人
·
2020-08-11 13:35
quartus
ii 虚拟管脚设定
引用地址https://www.cnblogs.com/adamite/p/qii_vpin.html方法一：在
Quartus
II中Assignments->AssignmentEditor，在Category
人生路上的修行人
·
2020-08-11 13:35
在
Quartus
中使用TCL文件分配引脚
在
Quartus
中可使用TCL文件分配引脚，这种方法可重用性较好。步骤大概是，先建立并编辑TCL文件，并将其加入工程内，然后在tool->tclscript中选中相应的TCL文件，点击RUN。
sdvch
·
2020-08-11 13:48
FPGA
Quartus
2之引脚锁定和下载到机箱的实例
文章目录一、引脚锁定1.选择机箱2.引脚锁定3.编译二、下载一、引脚锁定1.选择机箱选择菜单Assignments->Device选择Devicefamily和选定与实验机箱相同的设备名。2.引脚锁定选择菜单Assignments->pins->Location根据实验电路结构图NO.0和芯片引脚对照表,查出a[5…0]，clk，q[7…0],在核心芯片EP3C40Q240C8上所对应的引脚号，进
sandalphon4869
·
2020-08-11 13:44
#
Quartus
ii 13快速绑定引脚以及编译无法找到某个引脚的解决方案
Quartus
ii13如何快速绑定引脚方法，1.新建一个.txt文件2.pin.txt文件的编辑3.导入txt到工程4.查看引脚有没有绑定上二：我在编译的时候，出现了Error(176310):Can'tplacemultiplepinsassignedtopinlocationPin_F16
文鸿开源工作室
·
2020-08-11 13:38
Quartus
II 错误
1、assign语句放在always中了；//Error(10137):VerilogHDLProceduralAssignmenterroratbcd_code.v(39):object"qout"onleft-handsideofassignmentmusthaveavariabledatatype2、·timescale用的是进制符号，应该是键盘左上角；//Error(10170):Veri
ffdia
·
2020-08-11 11:58
Quartus
II
16.0
kururu的VHDL学习笔记
所以开始学习VHDL，在这篇文章里面记录一些自己的笔记，期望对于同样的初学者有些借鉴意义~编写VHDL所需的工具：那自然很是
quartus
啦，不过除了编译和运行的软件以外，还向大家推荐一个文本编辑器sublimetext
afhfhfghsdf2015
·
2020-08-11 11:30
kururu的VHDL学习笔记
所以开始学习VHDL，在这篇文章里面记录一些自己的笔记，期望对于同样的初学者有些借鉴意义~编写VHDL所需的工具：那自然很是
quartus
啦，不过除了编译和运行的软件以外，还向大家推荐一个文本编辑器sublimetext
afhfhfghsdf2015
·
2020-08-11 11:30
FPGA 学习之路（三） FPGA的固化方法
(1)在
Quartus
II界面中选择File>ConvertProgrammingFiles，打开ConvertProgrammingFiles对话框，参照下图，从Programmingfiletype
IT小男孩
·
2020-08-11 11:06
FPGA
不同抽象级别的Verilog HDL模型
花了三天时间看完了一本verilog语法，知道一些规则，就结合FPGA实战项目（状态机、交通灯等），学习了数字电路、Verilog，熟悉语法点、看的懂部分代码，通过
quartus
II进行了仿真（功能仿真
杰之行
·
2020-08-10 21:49
VCS
verilog
verilog
quartus
2 经常出现的警告
2007-07-1714:40:24在
Quartus
II下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,
zhongrg
·
2020-08-10 08:51
Quartus
14.1中Qsys创建custom component时编译出错原因
利用
Quartus
14.1中Qsys工具新建自定义组件时会产生“part-selectdirectionisoppositefromprefixindexdirection”错误，这是由于Qsys生成自定义组件的地址空间时没有考虑
weixin_30432179
·
2020-08-10 02:23
使用MegaCore-plug-in manager时对工程进行综合仿真，但是会弹出Error: Can't generate netlist output files because the fil...
Error:Can'tgeneratenetlistoutputfilesbecausethefile""isanOpenCorePlustime-limitedfile查遍了
Quartus
II的help
alexstone2014
·
2020-08-09 19:33
基于DDS思路的DTMF信号的生成
在经历了用最简单的算法用matlab仿真出DTMF信号之后，需要在
Quartus
2开发环境，在FPGA平台上面写verilog语言来生成信号。特此我参考了一些案例并且用DDS思路来理顺。
大写的ZDQ
·
2020-08-09 12:00
verilog
FPGA
nios IIcommand shell 烧录
下载hardware还好，直接在
quartus
programer里操作就行，可是software却要在niosiiIDE里操作，不是很方便。再说了，niosii
zhengdahaixiansheng
·
2020-08-09 04:38
quartus
niosII
关于
quartus
ii直接调用modelsim仿真
之前自己也遇到这类问题，然后上网找，最后也没能解决。直接进行rtl仿真会收到这样的报错信息connotlaunththemodelsim-alterasoftwarrebecauseyoudidnotspecifythepathtotheexecutablesofthemodelsim-alterasoftwarre然后如果在option---edatooloptions里面指定的是自己装的mod
zhengdahaixiansheng
·
2020-08-09 04:07
quartus
modelsim
Quartus
II工程文件的后缀含义
Quartus
II工程文件的后缀含义本文为网络整理，大部分内容来自网络。
KunKa-
·
2020-08-09 02:59
CPLD/FPGA
quartus
FPGA 学习之路：verilog学习第二天
FPGA学习之路：verilog学习第二天今天用
Quartus
II12.1的64位系统来学习，写了最简单1个与门语句，编译通过了，有点小兴奋。
weixin_43951406
·
2020-08-09 02:24
FPGA - 认识FPGA
Altera（被Intel收购），开发平台
Quartus
下图是A
weixin_33713503
·
2020-08-09 00:03
我遇到的
Quartus
II警告及原因——持续更新
1、Warning(10227):VerilogHDLPortDeclarationwarningatPRESS_MODELE.v(29):datatypedeclarationfor"iR"declarespackeddimensionsbuttheportdeclarationdeclarationdoesnot.解释：2、Warning:PLL"DE2_TV:inst1|Sdram_Cont
weixin_30387663
·
2020-08-08 23:43
VHDL语言Process
FPGA编程,VHDL语言,芯片ALTERACycloneEP1C60240C8,UP3-1C6实验板,
Quartus
II.VHDL语言中一般定义一个Entity,Entity中定义引脚之类的与其他模块交互的接口
tonywjd
·
2020-08-08 22:31
嵌入式
Verilog中always块并行测试
下面是使用
Quartus
II编写的源文件和测试文件。moduleFsm(inp
电力电子小哥
·
2020-08-08 20:20
FPGA未使用管脚配置（
Quartus
）
实验：使用FPGA开发板（ALTERA）进行LED灯实验目标：实现一个与门，两个按键任意一个按键按下，LED灯亮现象：开发板上未配置的LED微亮原因：发现其他未使用的管脚没有配置，默认配置为了弱上拉解决方案：将未使用管脚设置为三态输入Assignments->Device或双击器件->DeviceandPinOptionsUnsedPins选为Asinputtri-stated配置以后其他未使用的
itheta
·
2020-08-08 18:41
FPGA
ALTERA
Quartus
II SignalTap使用
首先说一下SignalTap和ModuleSim的区别，很显然这是两个不同的东西，SignalTap是集成于
Quartus
II的，是通过JTAG来抓取实际信号用于分析的，而ModuleSim则是独立于
Quartus
II
达则兼济天下SEU
·
2020-08-08 17:47
FPGA/DSP
fifo 以及几个信号的理解
AlteraprovidesFIFOfunctionsthroughtheparameterizablesingle-clockFIFO(SCFIFO)anddual-clockFIFO(DCFIFO)megafunctions用
Quartus
II
庆田
·
2020-08-08 16:07
FPGA
Quartus
II和Modelsim的联合仿真（详细）
使用
quartus
+modelsim联合仿真。首先推荐一篇文章http://www.cnblogs.com/emouse/archive/2012/07/08
childboi
·
2020-08-08 14:50
QUARTUSII
Modelsim10.1c
学习FPGA verilog语言笔记
第二天，继续在
Quartus
II12.1版本上学习verilog，第一个逻辑是学习二选一。还在学习如何在仿真界面演示波形。。欢迎使用Markdown编辑器你好！
weixin_43951406
·
2020-08-08 11:59
Quartus
波形仿真教程
下面我以一个模为60的BCD码加法计数器为例来讲解此教程。先贴上代码：modulebcd60counter(clk,switch,count);inputclk,switch;output[7:0]count;reg[7:0]count=8'b0;always@(posedgeclk)beginif(switch)begincount=count+8'b1;//若低四位向高四位进位if(count
Imxsai
·
2020-08-07 22:54
【FPGA学习笔记】SignalTap II软件的使用
一、SignalTapII软件简介SignalTapII是第二代系统级调试工具，它集成在Altera公司提供的FPGA开发工具
Quartus
II软件中，可以捕获和显示实时信号，是一款功能强大且极具实用性的
米多奇米饼
·
2020-08-07 22:36
FPGA
FPGA关于
Quartus
Ⅱ基本操作（一）
FPGA关于
Quartus
Ⅱ9.0基本操作（一）在学习FPGA时，我们通常会用到
Quartus
Ⅱ软件进行仿真，下面是一些初用
Quartus
Ⅱ时应该注意的问题和使用软件时的一些流程。
木易人
·
2020-08-07 21:15
QuartusⅡ
FPGA
【EDA实验】实验1：拼接4-16译码器
【EDA实验】实验1：拼接4-16译码器一、实验内容1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）二、实验步骤1.使用
Quartus
，新建一个项目
lplpbest
·
2020-08-07 21:43
FPGA学习笔记（1）
quartus
和vivado的使用可以看https://zhuanlan.zhihu.com/p/47708264一、简单流水灯波形图：2、带分频模块的流水灯/*****
江之以离
·
2020-08-07 21:34
FPGA
利用74LS161计数器芯片分别实现模12，模20的计数器，并在
Quartus
Ⅱ上进行仿真
一.74LS161芯片基本功能介绍74LS161就是一颗用来实现带置位功能的4比特16进制计数芯片。下图是74161芯片的相关信息。结合下图我们可以看出：TC为进位输出端，TC=Q0,Q1,Q2,Q3,CET相与，即只有在CET为1，且计数状态为1111时，TC才为高，并产生进位信号。CP为计数脉冲输入端，上升沿有效。MR为异步清0端，低电平有效，只要MR=0，就有Q0,Q1,Q2,Q3为0，与C
·如烟·
·
2020-08-07 21:18
EDA 电子设计自动化VHDL系列课程4 – 编码译码器
EDA电子设计自动化VHDL系列课程4–编码译码器本EDA系列介绍的系统环境是：软件：VHDL编程语言；工具：
Quartus
13.0FPGA芯片是：CycloneIII：EP3C10E144C8电路板细节在
zoro601
·
2020-08-07 20:08
HDL
信号处理
FPGA
使用
Quartus
II进行FPGA实验之Numbers and Displays
这是一个设计组合电路的练习，可以显示二十转换器和二进制编码的十进制（BCD）加法。part5：2位BCD数加法器设计一个BCD加法器即是将加法器和显示电路结合起来。显示电路比较简单，只需要输入一个bcd数，我们就可以在数码管上显示这个bcd数，用简单的case语句即可实现：moduledecoder(input[3:0]in2,outputreg[6:0]display);always@(*)be
早睡身体好~
·
2020-08-07 20:30
FPGA实验
FPGA约束设置
目前主流的FPGA厂家有Xilinx和Altera，不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的
Quartus
II软件已经能够支持Synposys的TCL语法格式的约束，其约束设置的命令与语法与
weixin_33794672
·
2020-08-07 20:33
FPGA里的RAM使用
我们知道，RAM是用来在程序运行中存放随机变量的数据空间，使用时可以利用
Quartus
II的LPM功能实现RAM的定制。
Jimbo_Zhang
·
2020-08-07 18:31
FPGA
FPGA DESIGN —— IO BANK VIEW
FPGAType:CycloneV-5CEFA7F27C6Software:
Quartus
II13.0sp1Steps目前为前期评估阶段，需要对I/O的资源按照不同的BANK处理，针对一些I/O的特殊功能
ShareWow丶
·
2020-08-07 18:40
FPGA设计从硬件到软件
verilog编码器及七段译码器设计及仿真
题目要求：设计一个10输入编码器和一个七段译码器，要求使输入值在译码器显示所需仪器：步骤代码实验图所需仪器：软件：modelsim、
quartus
。硬件：实验箱。
积极向上热爱学习
·
2020-08-07 17:04
数字设计
计算机组成原理实验1运算器组成实验
三、实验环境硬件资源：PC机或笔记本电脑，康芯实验箱；软件资源：
Quartus
17.1设计平台。四、实验原理算术逻辑单元ALU的数据通路参考图1.1所示。图1.1CPU
sticker_start_tag
·
2020-08-07 17:50
计算机组成原理
FPGA入门-----1.
Quartus
的使用
Quartus
的使用前言：自从大学点了第一个流水灯的时候，就开始热爱技术，在技术协会呆了四年，学过很多东西，也应用单片机做过很多比赛，电赛、挑战杯，物联网等等等，也拿过一些奖项国奖到校奖都有。
xp学技术
·
2020-08-07 16:27
计组实验一 - 8位可控的二进制补码加减法器
实验说明：1.使用
quartus
II9.0完成8位可控的二进制补码加减法器2.使用VHDL语言编写代码3.学会模块化编程处理实验步骤一.先实现一位全加器libraryieee;useieee.std_logic
种子选手
·
2020-08-07 16:12
计算机组成原理
第三节 FPGA驱动数码管
因为
quartus
自带的编辑器非常垃圾，所以我进行配置了关联Notepad++。配置细节too
撸猫大虾
·
2020-08-07 16:03
FPGA学习
8位数码管显示频率计设计（FPGA）
测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备二、设备及软件环境：软件需求：
Quartus
硬件需求：微型计算机设计思路
乔柠柠柠
·
2020-08-07 16:41
verilog
FPGA
【EDA实验】实验1：拼接4-16译码器
【EDA实验】实验1：拼接-16译码器一、实验内容1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）二、实验步骤本实验由
Quartus
软件来实现，过程如下
mjsumj
·
2020-08-07 15:00
【EDA】实验3：利用74161计数器芯片设计M=20的计数器
【EDA】实验3：利用74161计数器芯片设计M=20的计数器一.实验内容二.实验步骤1.元件的连接2.仿真三.实验结果一.实验内容1.利用74161计数器芯片设计一个M=20的计数器2.利用
Quartus
lilei4136619
·
2020-08-07 15:12
个人学习
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他