E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus
FPGA nios学习笔记
Qsys的前身是“SOPCBuilder”,在最新的
Quartus
版
biao2488890051
·
2020-07-04 20:11
FPGA学习
总结一下关于FPGA的nios的两种程序烧录方式
一般用于程序开发的调试阶段操作:nios软核通过
quartus
的programmer界面进行烧录,在eclipse内通过右键led项目,runasnios的方式会自动烧录elf文件,且烧录完成自动开始运行
biao2488890051
·
2020-07-04 20:11
Nios
FPGA 电路开发入门实验
FPGA电路开发入门实验第0章:基础知识如图1,本实验使用实验板为alteraDE0,板子型号为CycloneⅢ,EP3C16F484C6,编译软件为
Quartus
Ⅱ9.0。
好像不对劲
·
2020-07-04 20:16
ModelSim下添加仿真库的方法和步骤
:“C:\modeltech64_10.0c\altera”和“C:\modeltech64_10.0c\altera\src”步骤2:找到altera仿真库文件,比如“C:\altera\11.0\
quartus
ls_故乡的原风景
·
2020-07-04 19:05
FPGA
Nios II 嵌入式系统硬件设计(二)之SDRAM硬件设计
转自http://bbs.ednchina.com/BLOG_ARTICLE_182164.HTMSDRAM的硬件设计包括SDRAM芯片的电路设计以及在
Quartus
II顶层文件中SDRAM控制器的引脚连接
HiBaby1111
·
2020-07-04 18:35
FPGA/Verilog
那些事儿
FPGA中FIFO的配置
今天我们来讨论一下通过
Quartus
2中的Mega-plugin来配置一个FIFO,这是偏软件的,但是今天我把归为硬件来讲,因为其中有许多是硬件相关联的。
Michael-H
·
2020-07-04 17:47
FIFO
基于FPGA的DDS信号发生器的设计仿真
基于FPGA的DDS信号发生器的设计仿真产生正弦波sin信号的mif文件建立工程并调用ipcore主要思路仿真仿真结果本文主要介绍利用FPGA和matlab实现任意频率信号发生器的功能,并进行仿真,使用
Quartus
Ⅱ
gouyepeng
·
2020-07-04 16:30
笔记
FPGA学习笔记(二)——FPGA学习路线及开发流程
######【该随笔部分内容转载自小梅哥】#########一、FPGA学习路线工具使用->语法学习->逻辑设计->IP使用->接口设计->时序分析->片上系统1、工具使用Altera:
Quartus
IIXlinx
dongchao6589
·
2020-07-04 14:36
Quartus
中使用SignalTap观察被优化的reg与wire信号
Quartus
中使用SignalTap观察被优化的reg与wire信号参考博客我的理解笔者使用的方法不足之处参考博客可以先看一下参考博客,讲的还算很详细。
请叫我冻冻
·
2020-07-04 14:54
verilog
FPGA
Quartus
自己整理的:学习verilog DHL问题笔记——
Quartus
常见错误
我初学verilog语言,很多细节都没注意,按着自己的思想就写了,编译的时候才发现各种问题。这些都是我在学习中遇到的问题,还是很常见的。1.Error(10028):Can'tresolvemultipleconstantdriversfornet……解析:不能在两个以上always内对同一变量赋值,这个细节一般看书看资料会看到,但是编程时,就是没想到。2.Error(10158):Verilog
diantiaocao1146
·
2020-07-04 14:46
fpga与nios程序烧写方式
quartus
烧写文件有三种格式,分别是pof,sof和jicpof是在AS模式下通过jtag写到fpga外挂的配置芯片中,不会掉电擦除,要不然成sram了,但是不能调试。
mail-mail
·
2020-07-04 13:57
FPGA
niosii 把程序固化到epcs中的步骤
1、在qsys中添加epcsip核,并把epcs引脚引出到外部;2、调整nios内核启动空间3、在qsys中自动分配基地址核iq号4、生成内核文件5、复制内核例化语句,点解HDLExample6、在
quartus
mail-mail
·
2020-07-04 13:57
FPGA
利用matlab进行ROM初始化mif文件方法(转)
利用matlab进行ROM初始化mif文件方法(转)工具使用版本:
Quartus
II13.0+Matlab2012d撰写人:Strive_JPhttp://comm.chinaaet.com/adi
childboi
·
2020-07-04 13:30
matlab
FPGA千兆网系列2-----UDP发送与接收
文章目录开发环境系统框图发送接收总结福利开发环境小梅哥AC6102开发板(内含RTL8211E千兆以太网phy芯片)
quartus
prime17.1win10千兆网卡这个需要电脑支持,不支持就玩不了了udp
春哥笔记
·
2020-07-04 13:41
FPGA
千兆网
以太网
UDP
ARP
CRC
FPGA千兆网系列
基于FPGA的直接数字频率合成器的的设计和实现设计和实现
本文介绍了直接数字合成(DDS)的组成及工作原理,给出了基于公司的FPGA实现多波形信号发生器的设计过程,设计在
Quartus
Ⅱ中进行,应用硬件描叙语言Verilog,波形仿真后下载到FPGA芯片中实现频率可调的正弦波
breakfisher
·
2020-07-04 12:39
FPGA
基于
Quartus
Prime Std 18.0的FPGA基础开发流程
基于
Quartus
PrimeStd18.0的FPGA基础开发流程本文原始文档及代码工程上传至https://download.csdn.net/download/botao_li/10797443也许对新入门
bt_
·
2020-07-04 12:28
FPGA
Nios II 基础工程和自定义组件
软件环境:
Quartus
PrimeStandard18.1Window10硬件环境:小梅哥AC501开发板主要参考:Intel
Quartus
PrimeStandardEditionUserGuide/PlatformDesignerAvalonInterfaceSpecifications
bt_
·
2020-07-04 12:28
FPGA
Quartus
II和Nios II使用时遇到的错误及解决方法总结
问题1:nios烧写报错errorcode8base=0x211000--epcs--sidp=0x212AA0--id=0x0--accept-bad-sysid--device=1代码太大,超出了代码空间的大小问题2:nios调试时出现FAILEDdownloadingELFfailed,Nios调试的时候出现downloadingELFprocessfailed但是烧写正常;并且在调试的过程
微信公众号:FPGA开源工作室
·
2020-07-04 11:00
FPGA
安装
Quartus
和Modelsim
链接:https://pan.baidu.com/s/1r-QIsE5_TXFmufl5JBifjw提取码:k1uz我是先在D盘下建了一个Verilog文件夹。一、先安装Modelsim1.解压Crack-Modelsim-Altera+10.1d.zip到verilog文件夹,运行ModelSimSetup-13.0.1.232.exe。(要保证路径没有中文符哦~)2.根据readmefirst
可欣の扣得儿
·
2020-07-04 11:11
Verilog
NIOS II 处理器软核配置
一、打开
quartus
II11.0,建立新的项目File–NewProjectWizard1.选择路径和设置工程名(路径最好不要有中文)2.添加文件,这里就不添加文件,直接跳过3.选择开发芯片类型,我用的是
溪江月
·
2020-07-04 10:58
FPGA现场可编程门阵列
四步搞定NiosII工程路径改变
原文地址:四步搞定NiosII工程路径改变作者:VITO_铁掌北京漂在NiosII的开发过程中,路径改变会带来一系列问题:比如当我们在PC上某个路径下新建一个工程Nios_Prj(含
Quartus
II工程
a827415225
·
2020-07-04 10:46
FPGA
[转载]
Quartus
ii 一些Warning/Eeror分析与解决
我会在此基础上继续添加原文地址:
Quartus
ii一些Warning/Eeror分析与解决作者:yanppf注:http://www.eefocus.com/chudonganjin/blog/09-09
a2102004335
·
2020-07-04 10:14
使用
Quartus
进行功能仿真时出现“testbench_vector_input_file option does not exist”的解决方法
环境:本人使用的
Quartus
18PrimeStandardEdition1.新建一个vmf文件添加Node或者Bus2.点击Processing->Start->StartTestBenchTemplateWriter
Unfriendly_ARM
·
2020-07-04 10:29
问题解决
quartus
II关于ALTMULT_ACCUM(MAC)IP核的使用
如下:这是该IP核的例化程序:以下是
quartus
II自带的UniversityProgramaVWF文件的仿
Whistle0602
·
2020-07-04 09:03
quartusⅡ
Quartus
14 Qsys Nios SDRAM HelloWorld
Quartus
14QsysNiosSDRAMHelloWorld花了好几天时间来熟悉整个流程最后终于在黑金开发板上配制出来了写得比较简略,因为已经有相关的教程了只是把自己遇到问题写下来,希望可以提供参考
vela_yang
·
2020-07-04 09:50
Nios
FPGA
自定义数码管IP核,并让NiosⅡ SBT for Eclipse自动抓取驱动文件
开发环境:
Quartus
PrimeStandardEdition18.1系统版本:Windows10Prox6418092.框架编写IP核首先需要编写HDL形成硬件电路将数码管与NiosⅡ处理器连接起来并通信
Verdvana
·
2020-07-04 09:50
SoPC
Error: Current license file does not support the EP4C6F17C8N device解决办法(实测有效)
今天在破解
quartus
11.0的时候遇到的问题,在正常使用了半天后,突然出现Error:CurrentlicensefiledoesnotsupporttheEP4C6F17C8Ndevice的错误,
VCA821
·
2020-07-04 09:08
FPGA笔记(十一)—FPGA引脚验证
FPGA引脚验证步骤(
Quartus
II)1、新建txt文件,编写引脚配置(不写电压类型)语法只有set_location_assignment引脚-to引脚名如:set_location_assignmentPIN_B11
老七_
·
2020-07-04 08:02
FPGA
FPGA引脚验证
Modelsim仿真包含
quartus
ROM的工程文件的问题
原文地址:http://bbs.ednchina.com/BLOG_ARTICLE_3019902.HTM最近在用Modelsim仿真包含
Quartus
IP核的工程时,发现了一系列问题,现在把我遇到的问题记录下来
china_zcc
·
2020-07-04 07:12
FPGA的调试-虚拟JTAG
对于FPGA调试,主要以IntelFPGA为例,在win10
Quartus
ii17.0环境下进行仿真和调试,开发板类型EP4CE15F17。
碎碎思
·
2020-07-04 07:42
FPGA
FPGA
【FPGA】Robei EDA常见问题解决 (4)——— 包含include文件和
quartus
综合的问题
#悬崖的花,越芬芳越无偿每次用RobeiEDA出问题的时候,我都会怀疑一下到底是我脑子傻了还是EDA脑残了;但是每次等我解决了这个问题,我又觉得是我学傻了才会有这种问题。妙啊~————————————正文的分割线——————————————在robeiEDA里添加了.v文件后,进行系统的综合,robei自动生成的代码里,是不包含我们平常在Verilog代码里的include格式。·include'
Ninquelote
·
2020-07-04 07:14
Robei
FPGA
Quartus
Verilog
Robei
国产EDA
【安路FPGA】从流水灯入门安路开发环境
文件夹的路径最好是英文的,之前
Quartus
的使用中,所有路径都必须是英文并且不带任何非法字符(中文和空格)。
Ninquelote
·
2020-07-04 07:13
安路FPGA
基于DS18B20数字温度传感器的温度计设计
请注意,本文所述代码均在
Quartus
II13.0程序内使用汇编语言运行。一、课程设计任务要求利用数字温度传感器DS18B20与AT89C51单片机结合来测量温度,并在LED数码管上显示相应的温度值。
Z.Y. Wang
·
2020-07-04 06:53
用
Quartus
电路块图编程实现一个开关控制所有LED灯
创建文件等程序先按下不提,具体情况可参考以下链接:https://blog.csdn.net/EyreG97/article/details/797795631.创建工程&画块图放元件(1)在此工程创建下提醒一点:注意文件保存和层次:(2)无添加,直接next:(3)开发板类型选择好,要仔细,不要搞错:(4)无EDA工具,直接next:(5)将电路块图放在一个design_file里,方便寻找:(
EyreG97
·
2020-07-04 05:09
原创
FPGA工程师:从绝望到绝地逢生
后来读研究生,工作陆陆续续也用过
Quartus
II、FoundaTIon、ISE、Libero,并且学习了verilogHDL语言,学习的过程中也慢慢体会到
嵌入式资讯精选
·
2020-07-04 05:42
Quartus
和Modelsim中使用`include包含头文件的对比
在
Quartus
建立的工程中包含有头文件,而该工程在Modelsim仿真时有时会报错。
长弓的坚持
·
2020-07-04 03:47
FPGA开发
MATLAB将mif文件转换成coe文件(原创)
我的project里面的mif文件的数据是这样的:--
Quartus
IIgeneratedMemoryInitializationFile(.mif)WIDTH=8;DEPTH=1024
盼盼朱
·
2020-07-04 03:08
解决问题
(原创)NIOSII IDE下控制LCM显示
试验目的:利用NIOSII控制LCM显示;试验工具:
Quartus
II9.1+SOPCBuilder+NIOSIIIDE9.1+terasicTRDB-LCM一、硬件设计1、LCM驱动器的设计由于要在软件上控制
weixin_30861459
·
2020-07-04 02:25
Xilinx Vivado .coe文件生成
一、.COE格式文件生成由于
Quartus
ii软件ROM用的是mif格式的文件,且可以用软件Guagle_wave生成正弦波、三角波、锯齿波。
拉风的猪
·
2020-07-04 02:17
XilinxFPGA
使用matlab生成rom初始化文件.coe
VivadoISE或
Quartus
II软件本身具备的初始化功能对于较小的rom是行之有效的,但面对大容量的rom时就显得捉襟见肘了。而matlab作为一神器,在这时就有了用武之地。
原点qiang
·
2020-07-04 01:27
matlab
使用LativeLink时,DO文件编制步骤
端午安康1.按照LativeLink方式,在
Quartus
II中点击[EDARTLSimulation]或[EDAGatelevelSimulation];2.在ModelSim的Sim窗口中,选择添加下层模块的信号
FPGA技术江湖
·
2020-07-04 01:37
FPGA学习系列
基于FPGA的千兆以太网传输实例——ARP和UDP的实现
开发环境:Win7开发软件:
Quartus
17.1、ModelsimSE-6410.2c、Gvim编辑器、小兵以太网测试仪、Wireshark开发硬件:小梅哥AC6102_V2开发板注意:本工程都假设FPGA
强迫症高级患者
·
2020-07-04 01:41
quartus
II编译报错:Error: Current license file does not support the XXX device
环境:win7(64位);
quartus
II版本:
quartus
II11.0(64位,32位);使用
quartus
II测试"HelloWorld!"的程序,Qsys制作相应的软核。
天狭鬼
·
2020-07-04 00:49
FPGA
Quartus
II安装器件库及遇到的问题解决
最近由于学习socFPGA,需要CycloneV的器件,于是就打开自己安装的
Quartus
II18.0版本的软件,在器件选择的时候发现没有安装这个器件,于是到IntelFPGA官网去下载器件库,这里给出下载库的地址
jk_101
·
2020-07-03 10:13
FPGA
Modelsim与
Quartus
ii联合仿真的一些问题
如何在
Quartus
II中调用Modelsim
Quartus
II9.0版本的时候软件还有自带的仿真工具,现在安装的是11.0版本,才发现
Quartus
II11.0取消了软件自带的波形仿真工具,因此需要波形仿真就要调用专业的仿真工具
qishi2014
·
2020-07-02 15:44
从汇编、C语言为起点,十年FPGA开发设计经验总结
http://www.shfdjk.com后来读研究生,工作陆陆续续也用过
Quartus
II、FoundaTIon、ISE、Libero,并且学习了veri
moyouyou123
·
2020-07-02 12:11
利用
Quartus
II的LPM功能实现RAM的定制
我们知道,RAM是用来在程序运行中存放随机变量的数据空间,使用时可以利用
Quartus
II的LPM功能实现RAM的定制。
快,快去救列宁!
·
2020-07-02 07:28
逻辑时序
Verilog
仿真
FPGA自学
FPGA如何生成RAM或ROM中的数据mif文件
生成
Quartus
II11.0可用的mif文件,有如下几种方式:方法1:利用
Quartus
自带的mif编辑器优点:对于小容量RAM可以快速方便的完成mif文件的编辑工作,不需要第三方软件的编辑;缺点:一旦数据量过大
快,快去救列宁!
·
2020-07-02 07:28
逻辑时序
仿真
Verilog
FPGA自学
de1-soc培训教材记录
第一章准备1.1安装软件《AlteraDe1-SoC培训教材》中的环境
quartus
13.1embeddedcommandshell13.1我所用的linux是de1soc_lxde_16041.1.1
好像不对劲
·
2020-07-02 06:39
fpga
quartus
与modelsim联合仿真的一点技巧
Modelsim联合
Quartus
仿真的一点小技巧:如图操作:编译,在outputdir中对应的目录下有*.vo(网表文件),*.sdo;(1)在Modelsim的功能仿真时有以下几种组合:a.顶层文件
cgstsinghua
·
2020-07-01 19:39
fpga
上一页
19
20
21
22
23
24
25
26
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他