UG汽车配件模具设计

高层次综合（HLS）-简介

文档主要包括ug998《IntroductiontoFPGADesignUsingHigh-LevelSynthesis》，ug871《VivadoDesignSuiteTutorial：High-l
Tiger-Li·2020-08-16 17:25

Vivado HLS中的TCL命令接口（脚本语言）（高级综合）（FPGA）

前言：这个实例源于赛灵思的官方HLS手册——（UG871），展示了如何基于已存在的VivadoHLS工程来创建一个TCL脚本命令和如何应用TCL接口(已存在的工程为"lab1"，使用TCL新建立的工程为
秦皓楠Howard_XDU·2020-08-16 17:55

IMU参数对比（未完待续）

device类别IMU芯片型号噪声指标（gyro）噪声指标（acc）工作模式iPhone6SInvenSenseMPU-650010mdps/sqrtHz300ug/sqrtHzLownoiseiPhone7PlusInvenSenseICM
jjjwwwjjjwww·2020-08-15 23:22

米尔科技zynq利用MIO操作LED灯的linux驱动

有关操作IO口的地址，查找ug585-zynq-7000-TRM手册可以看出GPIO基地址为0xe000a000,同样的有关IO操作的寄存器相对地址可以从手册中找到。
天使之猜·2020-08-15 23:00

如何将Creo/ProE Mechanism 转化为URDF并显示在RVIZ中

原网址：http://wiki.icub.org/wiki/Creo_Mechanism_to_URDF参考网址：https://it.mathworks.com/help/physmod/smlink/ug
惜缘865·2020-08-15 20:14

你身边有没有很励志的朋友

在接触的过程中我了解到，原来他大学的专业是模具设计，
瑞子111·2020-08-15 19:35

修改配置文件的方法配置网络参数

FQDN~]#route-nKernelIProutingtableDestinationGatewayGenmaskFlagsMetricRefUseIface0.0.0.010.0.0.10.0.0.0UG10000ens33
PythonCai·2020-08-15 15:30

ug871-vivado-high-level-synthesis-tutorial第4章lab3中文

接口综合lab3:实现数组的RTL接口概述这个练习说明了在函数中的数组参数，你可以实现不同种类的RTL端口步骤1：创建和打开工程1.在先前的lab中用VivadoHLS命令提示符，更改为lab3目录2.键入vivado_hls-frun_hls.tcl来创建新的VivadoHLS工程3.键入vivado_hls–parray_io_prj来打开vivadoHLS用户界面工程4.打开源代码如图69此
zhulei5478565·2020-08-15 12:24

ug871-vivado-high-level-synthesis-tutorial第3章lab1中文

给自己学习vivado-HLS留下痕迹---朱磊第三章C验证概述C算法验证是高层次综合（HLS）过程中的一个重要组成部分。在验证花费时间可以确保C算法执行正确操作并建立一个C验证平台。这个C验证平台可以确认结果正确，减少遇到错误时分析设计的时间，并且保证RTL验证可以被自动的执行。手册包括三个实验练习•Lab1：查看好的C验证平台等各个方面，以及C验证和C调试器等基本操作。•Lab2：验证和调试使
zhulei5478565·2020-08-15 12:23

ug871-vivado-high-level-synthesis-tutorial第4章lab2中文

接口综合lab2：接口I/O协议概述这个实验解释了怎么指定具体的端口I/O协议。1.在lab1中用VivadoHLS命令提示符，更改为lab2目录，如图642.键入vivado_hls-frun_hls.tcl来创建新的VivadoHLS工程Figure64:SetupforInterfaceSynthesisLab23.键入vivado_hls-padders_io_prj来打开vivadoHL
zhulei5478565·2020-08-15 12:23

ug871-vivado-high-level-synthesis-tutorial第二章lab2中文

---朱磊qq57466631HLS:实验2应用TCL命令接口简介这个实验练习展示了如何基于存在的VivadoHLS工程来创建一个TCL脚本命令和如何应用TCL接口。步骤1建立TCL文件1.打开VivadoHLS命令提示符2.在windows系统中，采用Start>AllPrograms>XilinxDesignTools>Vivado2014.2>VivadoHLS>VivadoHLS2014.
zhulei5478565·2020-08-15 12:23

ug871-vivado-high-level-synthesis-tutorial第3章lab2中文

Lab2:C验证与ANSIC的任意精度类型简介这个练习使用任意精度C类型做的设计，您可以在用户界面回顾并调试这个设计。步骤1：创建打开工程1．在lab1中使用的VivadoHLS命令提示符下，更改为Lab2目录，如图432．创建一个新的vivadoHLS工程，键入命令为vivado_hls–frun_hls.tcl3.打开vivadoHLS用户界面，键入vivado_hls–phamming_wi
zhulei5478565·2020-08-15 12:23

ZYNQ FPGA HLS旅程（1）

用Verilog开发难度太大，现在只能用HLS进行综合，鉴于有部分学者对英文文档的学习比较吃力，我就直接参考官方的手册ug871-vivado-high-level-synthesis-tutorial
Spark Wang·2020-08-15 12:12

Zynq ZC702平台 QSPI + eMMC实现

预备知识：UG821Theprocessorsystembootisatwo-stageprocess:•AnotherbootmodesupportedthroughFSBLiseMMCbootmode.Thisbootmodeispossibleonlywhentheprimarybootmode
Ye__sea·2020-08-15 12:58

FPGA基础知识（四）UG902 RTL仿真与输出

可以将本文档当作相应FPGA教程文档UG902的辅助文档学习。主要内容为文档中关于RTLsimulationandexport。转载请注明出处。
祥瑞Coding·2020-08-15 12:06

FPGA基础知识（三）UG902 接口综合

可以将本文档当作相应FPGA教程文档UG902的辅助文档学习。主要内容为文档中关于接口的部分。转载请注明出处。
祥瑞Coding·2020-08-15 12:06

Vivado HLS学习资料汇总

VivadoHLS学习资料汇总注：本文主要是搬高亚军老师微信公众号内容ug871ug871可以说是入门级首选教程。该教程讲解详细，案例丰富，非常适合初学者。
YidaGo·2020-08-15 11:42

HLS2018.3入门操作

就会到刚刚的文件夹，选择fir.c(插一句，之前我就是因为一直找不到这个文件夹，烦恼了好几天，上网搜也搜不到，后面无意间找到的)（在主界面documentation的tutorials中可以找到很多例子，这个例子在UG871
qq_39630307·2020-08-15 11:27

UG902

Xilinx原版教程文档参见XilinxDocumentationnavigator中对应UG902：VivadoDesignSuiteUserGuideHigh-LevelSynthesis中的ManageInterface
rrr2·2020-08-15 11:42

J-Link commander烧写程序

以STM32F030C8为例，DEMO下载链接：https://pan.baidu.com/s/1JCEoOKfngfwf1dlEMDo7Ug提取码：30jv复制一份J-link驱动文件，这里以JLink_V648b
仙剑情缘·2020-08-15 11:29

ug902-ch1 Using Vivado HLS

文章目录创建一个新项目Csimulation检查C仿真输出SynthesizingtheCCodeCreatinganInitialSolutionReviewingtheOutputofCSynthesisAnalyzingtheResultsofCSynthesisSynthesisReportsAnalysisPerspectiveScheduleViewerDataflowViewerCr
jerwey·2020-08-15 10:07

ug902-ch1：Managing Interfaces

文章目录ManagingInterfaces(ug902ch1_High-LevelSynthesis)InterfacesynthesisInterfaceSynthesisOverview块级接口协议端口级别接口协议
jerwey·2020-08-15 10:06

HLS_ug871笔记

July23,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52004095声明：转载请注明作者及出处。来源：Chapter10：UsingHLSIPinaZynqAPSocDesignLab1:ImplementVivadoHLSIPonaZynqDevice这个实验练习集成了HLSIP
dengshuai_super·2020-08-15 10:40

Vivado的HLS (high-level synthesis) C/C++ 转化RTL

文章内容主要来自于Xilinx官方文档：ug871-vivado-high-level-synthesis-
cy413026·2020-08-15 10:08

ug902 ---- Creating a New Solution(3)

CreatingaNewSolutionVivadoHLS最典型的用法是创建初始设计，然后执行优化以满足所需的资源和性能目标。解决方案提供了一种方便的方法，以确保早期综合运行的结果可以被保存和比较。新解决方案向导具有与NewProject向导中的最终窗口相同的选项，另外还有一个附加选项，允许将应用于现有解决方案的任何指令和相关约束方便地复制到新解决方案中，在新解决方案中可以修改或删除它们。创建新解
Fyyshh·2020-08-15 10:31

我的第一篇博客 ---- vivado hls ug902 ---- Vivado HLS简介 (1)

我的第一篇博客——VivadoHLSug902文档-------VivadoHLS简介（1）HLSVivadoHLS能够将C、C++、SystemC语言描述的算法转换成RTL级电路，FPGA并行架构在性能、成本和功耗方面要优于传统的架构。HLS的优点HLS桥接起软件和硬件领域，具有以下优点：提高硬件开发效率；提高软件系统性能；使用VivadoHLS能够：在C语言上开发算法，在抽象级别上工作能够减小
Fyyshh·2020-08-15 10:28

ug871-vivado-high-level-synthesis-tutorial第4章lab1中文

给自己学习vivado-HLS留下痕迹---朱磊第四章接口综合概述接口综合是将RTL接口添加到C设计的过程。另外还把物理接口添加到RTL设计中，接口综合包括了相关联的I/O协议，容许数据通过接口传输并自动与内部优化的逻辑同步。本教程由4实验练习组成涵盖的主要功能和接口综合。•Lab1:查看函数的返回和块级协议•Lab2:理解默认端口的I/O协议，并学会怎么选择I/O协议•Lab3:查看一下数组端口
zhulei5478565·2020-08-15 10:40

ug871-vivado-high-level-synthesis-tutorial第二章lab1中文

---朱磊qq57466631第二章高级综合指导手册概述本手册介绍了VivadoHigh-LevelSynthesis（HLS高级综合）。您可以使用图形用户界面或TCL环境进行高级综合主要任务的学习。本教程展示了如何使用优化指令把最初的RTL实现转化为低面积、高速度的RTL实现。实验1说明如何：·建立一个高层次综合工程（HLSproject）·在HLS设计流程中执行所有主要的步骤·验证C代码·创建
zhulei5478565·2020-08-15 10:39

ug871-vivado-high-level-synthesis-tutorial第3章lab3中文

Lab3:C++任意精度类型验证概述这个练习是用C++任意精度类型做的设计，您可以在用户界面查看并调试这个设计步骤1：创建打开工程1.在lab2中使用的VivadoHLS命令提示符下，更改为Lab3目录2.创建一个新的vivadoHLS工程，键入命令为vivado_hls–frun_hls.tcl3.打开vivadoHLS用户界面，键入vivado_hls–phamming_window_prj4
zhulei5478565·2020-08-15 10:39

ug871-vivado-high-level-synthesis-tutorial第二章lab3中文

HLS:lab3采用了优化设计解决方案简述本实验练习使用的设计是实验1并对它进行优化。步骤1：创建新项目1.打开VivadoHLS命令提示符a.在windows系统中，采用Start>AllPrograms>XilinxDesignTools>Vivado2014.2>VivadoHLS>VivadoHLS2014.2CommandPromptb.在linux系统下，打开新的shell2.变更到l
zhulei5478565·2020-08-15 10:39

ug902-ch4_Command Reference

文章目录config_dataflowset_directive_dataflow（pragmaHLSdataflow）set_directive_stream（pragmaHLSSTREAM）config_dataflowDescription•Specifiesthedefaultbehaviorofdataflowpipelining(由set_directive_dataflow命令实现)
jerwey·2020-08-15 10:54

ug902-ch1：High-Level Synthesis-Optimizing the Design

文章目录1.Clock,Reset,andRTLOutput2.OptimizingforThroughputFunctionandLoopPipeliningRewindingPipelinedLoopsforPerformanceFlushingPipelinesAutomaticLoopPipeliningAddressingFailuretoPipelineStaticVariablesP
jerwey·2020-08-15 10:54

ug902 ---- Using Vivado HLS（2）

要在Windows平台上打开Vivado®HLS，双击桌面按钮，如下图所示。在Linux平台上调用VivadoHLS(或在Windows上使用VivadoHLSCommandPrompt)可以执行以下命令。菜单栏有如下几个部分：在项目管理（Management）部分，按钮为(从左至右):CreateNewProject打开新项目向导。ProjectSettings允许修改当前项目设置。NewSol
Fyyshh·2020-08-15 10:38

ug902-Chapter 3：High-Level Synthesis Coding Styles

文章目录UnsupportedCConstructsSystemCalls动态内存使用指针的局限性递归函数标准模板库CTestBenchProductiveTestBenchesDesignFilesandTestBenchFilesCombiningTestBenchandDesignFilesFunctions内联函数ImpactofCodingStyleRTLBlackboxLoopsArr
jerwey·2020-08-15 10:24

jre-7u9-windows|jre-7u9-windows(java虚拟机) 32位/64位下载 ug nx专用

jre-7u9-windows(java虚拟机)http://www.xue51.com/soft/1338.htmljre-7u9-windows（java虚拟机）是安装ugnx软件所需要的虚拟机软件，它可以帮助你解决安装ugnx失败，出现"载入javavm时windows出现错误2"的错误，当你计算机出现了错误的时候，你只需要下载jre-7u9-windows，然后操作几步就可以解决这问题。小
shan980213·2020-08-15 03:18

qcc300x笔记之固件升级（六）

目录创建用于内容验证的oemkey生成可升级的bin文件qcc300x的固件升级，在SDK自带的文档中已经说明的非常详细了，具体请阅读《CS-00403484-UG.pdf》（QCC300xSoftwareUpgrageUserGuide
在云巅·2020-08-14 04:50

Django- ORM连表操作

models.UserGroup.objects.create(title='产品')models.UserInfo.objects.create(user='root',password='pwd',age=12,ug_id
weixin_38892128·2020-08-12 13:14

dpdk中文-从helloworld看dpdk

之前不得不说的DPDK官方文档，其实看官方文档+example其实很容易学会dpdk的功能+代码;http://fast.dpdk.org/doc/pdf-guides/查看文档sample_app_ug
bestboyxie·2020-08-12 01:00

资源MFC DLL的制作［在DLL中封装MFC对话框］

对UG的二次开发中会常需要树列表控件，解决之道可以使用MFC中的树列表控件。
anhkgg·2020-08-11 21:03

达索系统、西门子、PTC、欧特克、SAP的PLM系统优缺点比较？

三个火枪手的招牌UG的历史开始于1963年，当时主打数控系统编程软件。在后来与麦道的CAD软件合并，此后，经历了很多东
喜欢打酱油的老鸟·2020-08-11 14:10

收到西门子发来的UG告知函怎么办？Solidworks盗版被查如何防范？厂商是怎么样查到公司在用盗版？

收到西门子发来的UG告知函怎么办？Solidworks盗版被查如何防范？厂商是怎么样查到公司在用盗版，有什么方法可以核实真假？很多企业信息化管理leader都希望能够通过一些取巧的办法来防范盗版罚款。
ITAM·2020-08-11 13:17

Python随身听-源码分析-经典小游戏

游戏动图：源码建议先仔细阅读一下，然后再往后看DE8UG对源码的分析。
DE8UG·2020-08-11 12:39

Xilinx UCF （ug625）

•TheUCFandtheNCFarecasesensitive.•Identifiernames(namesofobjects,suchasnetnames)mustexactlymatchthecaseofthenameasitexistsinthesourcedesignnetlist.•Xilinx®keywords(suchasLOC,PROHIBIT,RLOC,andBLKNM)can
God_s_apple·2020-08-11 03:48

Matlab与UG交换数据——读取STL

1.UG导出STL文件（1）STL导出的格式分为文本格式和二进制格式。
EngZegNgi·2020-08-11 01:38

使用Petalinux工具搭建Linux系统-SD卡启动模式

本文章使用的是ZCU102开发板vivado版本：2019.1petalinux版本：2019.1创建项目流程（官网文档所给，根据自己需求酌情考虑做哪步指令）如下图所示：注意：命令行的介绍请参考ug1157
PassTraveller·2020-08-10 23:33

petalinux 2018.2 在ubuntu 16 下的工程制作并启动实验

1：搭建硬件环境ug1144里提到zynq7000的硬件建立条件是
leon_zeng0·2020-08-10 17:49

【Xilinx-Petalinux学习】-08-OpenAMP系统实现

先放一放，以后再来实验，或者等Micrium给出官方的例程~~~~TTstep1:openAMP框架介绍参考文档：ug1186step2
weixin_30294295·2020-08-10 02:31

Vivado中MIG核中DDR的读写控制

根据官方的文档（UG586，下载链接在文末），DDR控制器的时序主要有三：（1）首先是控制信号，如下图：·从上图可以看出，只有当app_rdy信号有效时，程序所发出的读写命令才会被控制器接收。
长弓的坚持·2020-08-09 02:18

转载：DRC

https://cn.mathworks.com/help/audio/ug/dynamic-range-control.html?
weixin_34163741·2020-08-09 00:08

nRF Sniffer 环境搭建

nRFSniffer环境搭建说明：此文档参考nordic官方文档《nRF_Sniffer_UG_v2.2.pdf》制作，针对里面描述不是特别详细的地方做了补充。
track sun·2020-08-08 23:19
上一页 23 24 25 26 27 28 29 30 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他