E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
算法
学习系列
（六）：高精度加法、减法、乘法、除法
目录引言一、高精度加法1.题目描述2.代码实现3.测试二、高精度减法1.题目描述2.代码实现3.测试三、高精度乘法1.题目描述2.代码实现3.测试四、高精度除法1.题目描述2.代码实现3.测试引言本文介绍了高精度加法、高精度减法、高精度乘法、高精度除法，这个高精度来说还是有点用的，在一些竞赛啥的还是能用得上的，当然了这个只针对C++来说，java或者python本身就有大整数类型，没必要搞这个。一
lijiachang030718
·
2023-12-25 04:20
算法
算法
学习
算法
学习系列
（一）：二分
目录：引言一、二分模板1.非递归模板2.递归模板3.二分通用模板4.测试二、例题1.查询最左边的数2.查询最右边的数三、详解二分通用模板四、附录（所有代码）五、扩展题1.机器人跳跃问题引言不论你是找工作还是考研，不论是什么专业（当然首先要是计算机大类的哈），不论是参加笔试和面试，二分这个问题是必考的，而且非常有可能会让你手撕代码（就是给你一张A4纸让你把代码手写出来），所以这个二分的重要性不言而喻
lijiachang030718
·
2023-12-25 04:19
算法
算法
学习
数据结构
Linux
学习系列
（六）：linux系统上C程序的编译、运行及调试
目录引言一.文件编译及运行1.编译过程2.gcc分布编译3.gcc一步编译4.一步运行5.make和makefile二.gdb调试1.调试步骤：2.调试命令：1.l行号2.b/break3.infob/break4.运行代码5.p变量6.结束调试7.调试命令（全）引言本文介绍了Linux操作系统中关于C程序的编译，通过介绍编译过程、gcc命令、分步编译、一步编译和makefile自动化编译，详细介
lijiachang030718
·
2023-12-25 04:49
Linux
linux
学习
c语言
ubuntu
程序人生
Linux
学习系列
（九）：Linux进程复制和替换
目录一.main函数二.printf输出问题1.printf函数并不会直接将数据输出到屏幕，而是**先放到缓冲区**中，只有一下三种情况满足，才会输出到屏幕。2.退出：returnexit_exit三.fork进程复制，写时拷贝1.fork2.写时拷贝四.僵死进程、孤儿进程及处理方法1.僵死进程2.孤儿进程3.僵死进程处理方法五.操作系统的文件调用1.open2.close3.read4.writ
lijiachang030718
·
2023-12-25 04:49
Linux
linux
学习
服务器
算法
学习系列
（十）：用数组模拟链表、双链表、栈、队列、单调栈、单调队列
目录引言一、数组模拟链表1.模板2.例题3.测试二、数组模拟双链表1.模板2.例题3.测试三、数组模拟栈1.模板2.例题3.测试四、数组模拟队列1.模板2.例题3.测试五、数组模拟单调栈1.例题+模板2.测试六、数组模拟单调队列1.例题+模板2.测试引言首先说一下为什么要拿数组来模拟，最主要的原因是为了快，因为如果用stl库里的容器的话，在算法竞赛中，一般是不会给你开O2优化或者臭氧优化的，然后所
lijiachang030718
·
2023-12-25 04:45
算法
算法
学习
链表
【数字IC设计】
Verilog
计算x/255的商和余数
问题描述已知x是16位无符号整数，求x除以255的余数和商。尽量降低实现方式的硬件开销（包括面积和时序）思路由于除数255是一个常数，因此，直观上给人的感觉就是应该有相应的优化方法，即相对于除数可变的实现方式，在面积、时序方面应该有所改善。对于该问题，本文给出了如下所示的解决方式：记hi=x[15:8]lo=x[7:0]则有：x=hi*256+lo对上式稍做变换，有x=255*hi+(hi+lo)
FPGA硅农
·
2023-12-25 01:52
数字IC进阶
数字IC
数字IC设计
【Python深度
学习系列
】十几行代码教你使用CTGAN模拟生成表格数据
一、问题在机器学习中，我们经常会遇到数据集数量不足的情况。CTGAN是一个生成对抗网络（GAN）的实现，它可以学习原始数据的分布并生成具有相似特征的合成数据。生成的数据将尽量保持与原始数据的统计特性一致。二、实现过程2.1安装CTGAN库pipinstallctgan使用命令在终端或命令提示符中安装CTGAN库2.2导入CTGAN类fromctganimportCTGAN在Python代码中导入C
数据杂坛
·
2023-12-24 20:41
深度学习
python
深度学习
【Python机器
学习系列
】建立决策树模型预测心脏疾病（完整实现过程）
一文彻底搞懂机器学习中的归一化与反归一化问题【Python机器
学习系列
】一文彻底搞懂机器学习中表格数据的输入形式（理论+源码）【Python特征工程系列】利用随机森林模型分析特征重要性（源码）【Pytho
数据杂坛
·
2023-12-24 20:41
机器学习
机器学习
python
决策树
【Python机器
学习系列
】一文搞懂机器学习中的转换器和估计器（附案例）
一、引言表格数据一套完整的机器学习建模流程如下：在机器学习中，转换器（Transformer）和估计器（Estimator）是两个重要的概念，转换器和估计器在机器学习中扮演不同的角色，但它们通常可以结合在一起构建一个完整的机器学习流程。二、转换器转换器（Transformer）是一种用于数据转换和预处理的对象或类。它接受输入数据，并对其进行某种形式的变换。转换器通常用于数据的特征工程，包括特征缩放
数据杂坛
·
2023-12-24 20:38
机器学习
python
机器学习
开发语言
LabVIEW与PID在温度测控系统中的应用
系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如VHDL或
Verilog
）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发
·
2023-12-24 20:28
LabVIEW开发案例
fpga开发
labview
LabVIEW开发
LabVIEW
LabVIEW编程
Verilog
字符串
文章目录字符串简介字符串声明字符串操作输出字符画字符串简介一个字符串是由双引号"括起来并包含在一行中的字符序列。在表达式和赋值语句中，用作操作数的字符串被视为由8bitASCII码值表示的无符号整数常量。字符串声明字符串变量是wire/reg类型的变量，宽度等于字符串中的字符个数乘以8。reg[8*12-1:0]stringVar;//可以存储12个字符initialbeginstringVal=
暴风雨中的白杨
·
2023-12-24 18:56
FPGA
Verilog
FPGA
Verilog
if语句阻断z状态传播
一、测试代码设置两组输入输出，对比使用assign赋值语句与alwaysif语句。if_assign_test.v`timescale1ns/1ps////Engineer:wkk//ModuleName:if_assign_test//moduleif_assign_test(inputif_a_in,inputif_b_in,inputif_c_in,inputif_d_in,inputass
暴风雨中的白杨
·
2023-12-24 18:25
FPGA
verilog
Verilog
RAM/ROM的数据初始化
文章目录一、初始化方式二、测试FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。一、初始化方式复位时按地址写入初值always@(posedgeclk_inornegedgerst_n_in)beginif(!rst_n_in)beginram_reg[0]<=xxx;ram_reg
暴风雨中的白杨
·
2023-12-24 18:55
FPGA
fpga开发
“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）
本文通过
Verilog
HDL去实现MDIO，但是88E1518芯片对不同页的寄存器读写需要切换页，无法直接访问寄存器，如果通过代码读写某些固定寄存器的话会比较麻烦。
电路_fpga
·
2023-12-24 17:50
fpga开发
「
Verilog
学习笔记」并串转换
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网串并转换操作是非常灵活的操作，核心思想就是移位。
KS〔学IC版〕
·
2023-12-24 17:57
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」序列发生器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_generator(inputclk,inputrst_n
KS〔学IC版〕
·
2023-12-24 17:27
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」自动售卖机
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesale(inputclk,inputrst_n,inputsel
KS〔学IC版〕
·
2023-12-24 17:25
Verilog学习笔记
学习
笔记
Verilog
always（*）是什么意思？
在最开始学习
verilog
时，发现别人写的代码中出现了always@（*）的代码，当时也是一脸懵，不知道啥意思，也找不到人询问，网上也很少解答这种简单问题的，所以写下这样一个解答，希望刚学习的小白可以很快的理解它的含义
文华也曾献与你
·
2023-12-24 12:25
fpga开发
verilog
中#是什么意思？#有什么作用？
在使用
verilog
语言进行硬件描述时，你是否也经常用到#这个符号，那么你是否关心过这个符号到底是什么意思呢？它的作用是什么呢？
文华也曾献与你
·
2023-12-24 12:25
fpga开发
python用while向列表输入_Python入门
学习系列
——Python用户输入和while循环
Python用户输入和while循环input()函数函数input()用于接收用户的输入信息。使用input()时，python将用户输入的内容解读为字符串，因此在进行其他数据类型操作时，需要进行相应的类型转换。注意：在Python2.7中，input()函数作用有所不同，input()函数会将用户输入解读为Python代码，并尝试运行它们，所以在Python2.7中，请使用raw_input(
weixin_39688687
·
2023-12-24 12:55
ZYNQ之FPGA学习----Vivado功能仿真
Vivado还支持与ModelSim、
Verilog
Compiler
鲁棒最小二乘支持向量机
·
2023-12-23 23:55
一起学ZYNQ
笔记
fpga开发
经验分享
ZYNQ
Vivado
功能仿真
【0基础学会
Verilog
】007.
Verilog
实现类似C语言的循环结构
本文介绍如何使用
Verilog
HDL语言实现类似C语言循环结构，以此为基础进一步向同学们介绍
Verilog
语法1.C语言循环结构求累加和函数1.1待转换的C语言函数–For循环结构求和#include/
richfu72
·
2023-12-23 23:24
0基础学会Verilog
fpga开发
开发语言
【0基础学会
Verilog
】005.
Verilog
语言的选择结构
通过前面的博文我们已经学会如何将一个简单的计算多项式的值C语言函数转换为具有相同功能的
Verilog
模块，并为其编写相应的测试模块，即所谓testbench对其进行仿真，通过对仿真波形的检查可以验证所设计模块的功能是否与
richfu72
·
2023-12-23 23:54
0基础学会Verilog
fpga开发
c语言
c++
算法
【0基础学会
Verilog
】006.
Verilog
语言的多分支选择结构
本篇博文介绍如何将C语言的多分支选择结构转换为
Verilog
硬件模块。我们知道，C语言的选择结构有两种形式，if-else结构和switch-case结构。
richfu72
·
2023-12-23 23:54
0基础学会Verilog
fpga开发
c语言
c++
vivado仿真
Verilog
的代码编写完成了，代码是否正确，需要经过仿真的验证。
AI_vvv
·
2023-12-23 23:53
VIVADO
fpga开发
【0基础学会
Verilog
】004. 学会使用Vivado自带仿真器
编写好实现指定功能的
Verilog
模块后，需要对其进行仿真来验证模块的正确性，这需要用到EDA开发工具的仿真器，我们选择Xilinx公司的Vivado自带的仿真工具进行仿真。
richfu72
·
2023-12-23 23:21
0基础学会Verilog
fpga开发
c语言
【【迭代七次的CORDIC算法-
Verilog
实现】】
迭代七次的CORDIC算法-
Verilog
实现求解正弦余弦函数COEDIC.vmoduleCORDIC#(parameterDATA_WIDTH=4'd8,//wesetdatawidthparameterPIPELINE
ZxsLoves
·
2023-12-23 22:24
Verilog学习系列
算法
fpga开发
【【迭代16次的CORDIC算法-
verilog
实现】】
迭代16次的CORDIC算法-
verilog
实现-32位迭代16次
verilog
代码实现CORDIC.vmodulecordic32#(parameterDATA_WIDTH=8'd32,//wesetdatawidthparameterPIPELINE
ZxsLoves
·
2023-12-23 22:53
Verilog学习系列
算法
fpga开发
在modelsim中查看断言
方法一：单纯的modelsim环境（1）编译
verilog
代码时按照system
verilog
进行编译vlog-svabc.v或者使用通配符编译所有的.v或者.sv文件（vlog-sv*.sv*.v）（
一只迷茫的小狗
·
2023-12-23 13:17
verilog
vivado
Systemverilog
fpga开发
vim常用命令及使用技巧
系列文章目录第一章vim常用命令前言vim编辑器是一种强大的代码coding编辑器，比如对
Verilog
，system
verilog
，c++等，其中有很多使用技巧以及相关插件，如果能很好的掌握这些，可以极大的提高编程效率
love混世_魔王
·
2023-12-23 07:17
vim
编辑器
linux
fpga开发
开发语言
嵌入式硬件
关于时钟模块完备性验证方法第一章
二、System
Verilog
assertion1.利用断言的方式来进行门控的检查2.对上述断言进行解析总结前言随着集成电路的规模越来越大，系统中所需要的时钟系统也越来越复杂，如何保证时钟验证的完备性一直是众多验证工程师追求的目标
love混世_魔王
·
2023-12-23 07:47
fpga开发
单片机
嵌入式硬件
开发语言
前端
Java
学习系列
（七）
1.Java多态多态是同一个行为具有多个不同表现形式或形态的能力，多态就是同一个接口，使用不同的实例而执行不同操作。多态的优点1.消除类型之间的耦合关系2.可替换性3.可扩充性4.接口性5.灵活性6.简化性多态存在的三个必要条件继承重写父类引用指向子类对象：Parentp=newChild();classShape{ voiddraw(){}} classCircleextendsShape{
老蔡的菜
·
2023-12-23 06:13
笔记
JAVA
java
学习
开发语言
【Active Learning - 02】Fine-tuning Convolutional Neural Networks for Biomedical Image Analysis...
主动
学习系列
博文：【ActiveLearning-00】主动学习重要资源总结、分享（提供源码的论文、一些AL相关的研究者）：https://blog.csdn.net/Houchaoqun_XMU/article
Houchaoqun_XMU
·
2023-12-23 03:22
【医疗图像处理】
【深度学习】
主动学习：Active
Learning
fine-tuning
biomedical
image
patch
transfer
learning
AlexNet
Caffe
学习系列
——工具篇：计算数据集的图像均值
本系列文章介绍深度学习框架Caffe及其实践，本文主要介绍Caffe的实用工具——compute_image_mean计算图像均值.1.图像预处理——零均值化数据预处理在深度学习中非常重要，数据预处理中，标准的第一步是数据归一化。特征归一化常用的方法包含如下几种：简单缩放逐样本均值消减(也称为移除直流分量)特征标准化(使数据集中所有特征都具有零均值和单位方差)特征标准化指的是（独立地）使得数据的每
Solomon1588
·
2023-12-23 03:41
计算机视觉CV
Caffe
深度学习
深度学习
Caffe
数据预处理
特征标准化
「
Verilog
学习笔记」使用握手信号实现跨时钟域数据传输
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledata_driver(inputclk_a,inputrst_n
KS〔学IC版〕
·
2023-12-22 10:13
Verilog学习笔记
学习
笔记
fpga开发
Verilog
跑马灯实验
3.继续学习
Verilog
HDL语法、掌握跑马灯的设计、熟悉调试过程。
小i青蛙
·
2023-12-22 10:43
数字逻辑
fpga开发
【Docker
学习系列
教程】docker的基本命令
docker的命令和git命令很类似，如果你了解过git、使用过git那么上手将会很快。当你不知道如何加参数是你可以使用--help来查询，例如dockerrun--help,下面只是简单列出常用的命令。dockerversion查询docker版本$dockerversionClient:Version:18.06.1-ceAPIversion:1.38Goversion:go1.10.3Git
浪漫宇宙与人间日常
·
2023-12-22 09:00
EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）
学会用于
Verilog
语言进行程序设计。2、实验仪器设备PC机一台FPGA实验开发系统一套。3、实验原理本实验根据蜂鸣器工作频率不同，从而发出不同的音符的声音。故本实验是将主时钟进
Gretel Tade
·
2023-12-22 02:35
EDA实验
计算机外设
fpga开发
EDA实验
quartus
硬件
EDA实验-----直流电机驱动设计（Quartus II ）
学会用于
Verilog
语言设计直流电机控制电路。二、实验仪器设备PC机一台FPGA实验开发系统一套。三、实验的重点和难点重点：掌握直流电
Gretel Tade
·
2023-12-22 02:04
EDA实验
fpga开发
EDA实验
Quartus
II
硬件
直流电动机
硬件编程语言
于是硬件语言
verilog
和VHDL就出现了，是相对于传统原理图这可以完成上万
HockerF
·
2023-12-20 15:07
pyHDL
fpga开发
[
Verilog
] 设计方法和设计流程
主页：元存储博客文章目录1.设计方法2.设计流程3Vivado软件设计流程总结1.设计方法
Verilog
的设计多采用自上而下的设计方法（top-down）。
元存储
·
2023-12-20 13:34
Verilog
「
Verilog
学习笔记」根据RTL图编写
Verilog
程序
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网观察题目给出的RTL图，主要的器件是两个D触发器，一个与门。D触发器含有异步复位信号，且为低电平有效。
KS〔学IC版〕
·
2023-12-20 12:36
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」游戏机计费程序
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulegame_count(inputrst_n,//异位复位信号，低电平有效
KS〔学IC版〕
·
2023-12-20 12:06
Verilog学习笔记
学习
笔记
Verilog
QuestaSim里覆盖率的查看
一、创建工程代码链接在文章末尾，我们新建一个工程，将代码添加到工程中，如下所示二、编译设置按住【Ctrl】键，点选中所有的设计文件及
verilog
文件，然后右键点击选择【Compile】->【CompilePrope
飞向星河
·
2023-12-19 16:51
硬件工程
fpga开发
UVM：config_db
uvm_component::get_full_name();2.1.获取component索引信息的其他方法3、config_db的使用3.1传递interface3.2传递变量2.3传递object前言在System
verilog
飞向星河
·
2023-12-19 16:21
数据库
java
数据结构
硬件工程
vscode
blog.csdn.net/weixin_39693437/article/details/112221622代码片段iStyle格式整理https://github.com/0qinghao/istyle-
verilog
-formatter
黄埔数据分析
·
2023-12-19 08:01
fpga开发
「
Verilog
学习笔记」交通灯
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduletriffic_light(inputrst_n,//异位复位信号
KS〔学IC版〕
·
2023-12-19 08:16
Verilog学习笔记
学习
笔记
Verilog
基于visual studio的
verilog
环境搭建
VScode无法自动调用i
verilog
检错问题_vscodei
verilog
-CSDN博客一款轻量级
verilog
HDL开发方案（一）vscode+i
verilog
搭建开发环境-知乎(zhihu.com
周小天..
·
2023-12-18 15:12
visual
studio
ide
[
Verilog
]
Verilog
操作符与表达式
主页：元存储博客文章目录前言1.操作符2.操作数3表达式总结前言1.操作符图片来源：https://www.runoob.com/
Verilog
语言中使用的操作符包括：算术操作符：加法(+)、减法(-)
元存储
·
2023-12-18 09:09
Verilog
fpga开发
[
Verilog
]
Verilog
数值表示
主页：元存储博客文章目录前言1.整数表示1.1整数数据类型1.2整数转换函数2.负数表示3.实数表示4.逻辑电平表示5.逻辑值表示6.字符表示法7.字符串表示前言
Verilog
中，可以使用多种方式表示数值
元存储
·
2023-12-18 09:39
Verilog
fpga开发
上一页
12
13
14
15
16
17
18
19
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他