Verilog学习系列第14页

学习笔记1：verilog VGA控制器

大家可以根据B站小梅哥进行学习分辨率为640*480根据行场同步信号需要的各个时间节点。以行扫描进行分析：（场扫描同理）SyncPulse对应HSyncTime时间节点96，即代码中的HS_EndBackPorch对应HBackPorch时间节点40LeftBorder对应HLeftBorder时间节点8此时行数据开始信号即代码中的Hdat_Begin=96+40+8=144即上面序号1.2.3时

夏澄啊·2024-01-01 02:37

学习及反思2：verilog达芬奇VGA彩条显示实验

使用到的：正点原子达芬奇开发板，800*480正点原子液晶屏模块，b站小梅哥视频通过B站小梅哥TFT学习视频，进行部分理解修改使用正点原子显示。反思：正点原子使用的代码中是采用DE模式，DE模式中DE为1，将行场同步信号赋予1。而小梅哥是将行场脉冲信号赋予给行场同步信号即VGA_HSVGA_VS。经过理解，小梅哥代码中的VGA_BLK信号就是DE信号，当像素进行看的见的有效区域（800*480）中

夏澄啊·2024-01-01 02:37

Verilog跑马灯 nexy4ddr

基于小梅哥b站FPGA视频要求：八个Led灯每隔0.05s循环闪烁verilog设计：moduleled_run(inputclk,//时钟100MHZ1/100000000=10nsinputrst_n

夏澄啊·2024-01-01 02:07

verilog设计步进电机

要求：用100MHZ系统时钟设计四相单双八拍步进电机设计代码：//四相单双八拍步进电机moduleStepMotorPorts(inputClk,inputRst_n,inputTurn,//Turn==1为正向转动Turn==0为反向转动outputreg[3:0]StepDrive);//实现250hz的计数reg[18:0]cnt;//为步进电机提供250hz的频率系统时钟100Mhz计数值

夏澄啊·2024-01-01 02:07

Verilog设计数字时钟

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四、引脚分配一、设计要求1.利用NEXYS4DDR开发板设计一款数字时钟，能够正确显示时、分、秒；2.数字时钟为24小时进制；二、模块总和三、模块设计1.顶层模块moduledigital_cloc

夏澄啊·2024-01-01 02:07

FPGA——基于Verilog HDL语言的交通信号灯控制系统

1、系统设计要求该交通灯控制器用于主干道与支道公路的交叉路口，要求是优先保证主干道的畅通，因此，设计要求如下。1、平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿过主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。2、主干道每次通行的时间不得短于1min，支路每次通行的时间不得长于20s，而这两个状态交换过程中出现“主干

陈曦子。·2024-01-01 02:37

Verilog实现交通灯及仿真

要求实现一个简单功能十字路口交通灯功能描述如下：S1状态25s，S2状态5s，S3状态25秒，S4状态5秒一、源代码状态机moduletraffic2(inputclk,inputrst_n,outputreg[2:0]light1,//[green,red,yellow]outputreg[2:0]light2,//[green,red,yellow]output[5:0]count);reg[

bgskip·2024-01-01 02:36

什么是VHDL？一文带你了解VHDL语言

基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VHDL如果有C语言基础的话就会比较容易上手。

IC修真院·2024-01-01 02:36

数字电路之Verilog红绿灯设计

数字电路之Verilog红绿灯设计一、题目要求二、分析题目三、开始设计四、结果分析五、最后的话写在前面：以下仿真实验设计应用的是XilinxVivado。

No_Lies·2024-01-01 02:05

verilog代码实现模拟交通灯

verilog代码实现模拟交通灯题目要求如下模拟交通灯输入信号：时钟信号clk输出信号：东西向红黄绿灯信号r1、y1、g1以及南北向红黄绿灯信号r2、y2、g2设计要求：1、输出高电平表示相应灯点亮，低电平表示相应灯熄灭

半岛Hantou·2024-01-01 02:35

【FPGA】Verilog：BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

0x00BCD运算在BCD中，使用4位值作为操作数，但由于只表示0到9的数字，因此只使用0000到1001的二进制数，而不使用1010到1111的二进制数（don'tcare）。因此，不能使用常规的2'complement运算来计算，需要额外的处理：如果4位二进制数的运算结果在1010到1111的范围内，需要将6(即0110)，添加到运算结果中。BCD运算例子0x01BCD加法器的实现

柠檬叶子C·2024-01-01 02:34

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，

贡橙小白鼠·2024-01-01 02:33

Verilog设计交通信号灯

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统，能够显示红、黄、绿灯；2.交通灯控制系统具有秒表倒计时功能；3.我通过修改led六个分别表示主干道红绿黄和支干道红绿黄4.信号灯设计时间主干道绿灯，支干道红灯30s主干道红

夏澄啊·2024-01-01 02:32

MAML 源代码解释说明 (一)

元学习系列文章optimizationbasedmeta-learning《Model-AgnosticMeta-LearningforFastAdaptationofDeepNetworks》论文翻译笔记元学习方向

田小成plus·2023-12-31 23:30

西北工业大学计算机组成原理实验报告——verilog后两次

实验要求：掌握CPU流水线执行指令的过程和原理;对CPU流水线的各种冒险问题和解决方法有深入的了解;学习使用VerilogHDL语言实现流水线处理器，并进行调试，使其通过

xjsc01·2023-12-31 20:10

西北工业大学计算机组成原理实验报告——verilog前两次

实验目标掌握单周期CPU执行指令的流程和原理；学习使用verilogHDL语言实现单周期CPU,并通过功能仿真；提高设计实现较复杂硬件系统的能力；激发对硬件设计的兴趣。

xjsc01·2023-12-31 20:35

64点FFT处理器（含verilog源码）（上）

欢迎大家关注我的微信公众号：原文链接：64点FFT处理器（上）前言截止2022年2月15日，中国科学院大学《高等数字集成电路分析及设计》课程终于完结，所以我计划分享几个自己完成的实践作业，供大家交流学习。设计收获对FFT/IFF算法有了清晰的理解因为本设计为结课大作业，所以我进行了比较详细的文档介绍，并在源码中增加了自动化测试脚本，方便读者快速复现。64点FFT处理器设计报告正文一、设计内容

夕文x·2023-12-31 20:31

UVM中factory机制的本质

factory机制本质是对SystemVerilog中new函数的重载，其带来了如下好处：提供新的创建实例的方法：根据类名创建这个类的一个实例。

夕文x·2023-12-31 20:31

快速乘法器的设计（含verilog源码）

设计收获对booth编码，wallace树，超前进位加法器原理有了充分的认识体会到了设计的巧妙性——booth编码后对进位值的处理学会了用verilog编写支持随机对比测试的testbench快速乘法器设计题目

夕文x·2023-12-31 20:01

ASM-HEMT射频建模

注意：第一个模型发布的Verilog-A代码和手册（版本号为101.0.0）可在以下网站上获得：http://iitk.ac.

幻象空间的十三楼·2023-12-31 15:17

【Python机器学习系列】一文带你了解机器学习中的Pipeline管道机制（理论+源码）

一、引言对于表格数据，一套完整的机器学习建模流程如下：背景知识1：机器学习中的学习器【Python机器学习系列】一文搞懂机器学习中的转换器和估计器（附案例）背景知识2：机器学习中的管道机制简介：转换器用于数据的预处理和特征工程

数据杂坛·2023-12-31 14:36

【vim 学习系列文章 3.1 -- vim 删除 ^M】

请阅读【嵌入式开发学习必备专栏之VIM专栏】文章目录^M来源^M删除^M来源在Vim中打开文件时，您可能会遇到行尾的^M字符，这通常是因为文件使用了Windows风格的回车换行符（CRLF），而不是Unix/Linux风格的换行符（LF）。在Vim中，^M实际上是回车符（CarriageReturn，CR）的可见表示。^M删除为了删除所有行尾的^M字符，您可以使用Vim的替换命令：:%s/\r$/

CodingCos·2023-12-31 13:55

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

//led流水1s//1，按键触发变化，上升沿or下降沿，都清除计数//2，当20ms计数到来时，加载一次按键状态，如果中途有按键变化，清除计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineSIMULATION`ifdefSIMULATIONpar

王者时代·2023-12-31 12:30

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

//led1S实验//使用分屏实验1s计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineCNT_1S_DEBUG`ifndefCNT_1S_DEBUGparameterCNT_1S_MAX=1_000_000_000/20-1;`else/*CNT

王者时代·2023-12-31 12:59

机器学习系列 - 3. 数据预处理

一.KNN优缺点及KD-Tree1)KNN优缺点：KNN的主要优点有：理论成熟，思想简单，既可以用来做分类也可以用来做回归天然解决多分类问题，也可用于回归问题和朴素贝叶斯之类的算法比，对数据没有假设，准确度高，对异常点不敏感由于KNN方法主要靠周围有限的邻近的样本，而不是靠判别类域的方法来确定所属类别的，因此对于类域的交叉或重叠较多的待分样本集来说，KNN方法较其他方法更为适合KNN的主要缺点有：

小蘑菇1962·2023-12-31 07:31

「Verilog学习笔记」序列检测器（Moore型）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledet_moore(inputclk,inputrst_n,inputdin

KS〔学IC版〕·2023-12-31 07:38

「Verilog学习笔记」十六进制计数器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecounter_16(inputclk,inputrst_n,outputreg

KS〔学IC版〕·2023-12-31 07:08

「Verilog学习笔记」脉冲同步器（快到慢）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale100ps/100psmodulepulse_detect(inputclka,inputclkb

KS〔学IC版〕·2023-12-31 07:34

利用fpga(verilog)实现SPI-flash芯片全擦除实验

最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------

守雲开见月明·2023-12-31 04:58

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送

守雲开见月明·2023-12-31 04:58

22 UVM Callbacks

请参阅SystemVerilogcallback-VLSIVerify以更好地理解。UVM中的phasing机制就是回调的一个简单示例。

小邦是名小ICer·2023-12-31 01:09

机器学习系列11：减少过拟合——L1、L2正则化

如果我们注意到模型在训练集上的表现明显优于模型在测试集上的表现，那么这就是模型过拟合了，也称为highvariance。产生的过拟合的原因是对于给定的训练集数据来说，模型太复杂了。有几种可以减少过拟合的方法：收集更多的训练数据（通常可行性不大）通过正则化引入对模型复杂度的惩罚选择一个含有较少参数的简单模型减少数据的维度假设模型的参数是向量w，那么L1和L2正则化的定义如下。L1正则化通常会产生更稀

加百力·2023-12-30 18:04

Verilog inout 端口使用和仿真

inout端口是Verilog中一种特殊的端口类型，它可以实现双向的数据传输，既可以作为输入，也可以作为输出。inout端口通常用于实现管脚复用、三态缓冲器、总线驱动等功能。

飞多学堂·2023-12-30 16:33

vivado-vscode 新手使用说明 - verilog

vscode常用插件下图所示为常用插件，可根据需要安装vscode生成例化/testbench文件安装插件verilog-testbe

swang_shan·2023-12-30 16:48

Verilog HDL 初步学习

VerilogHDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）

为暗香来·2023-12-30 10:52

机器学习系列06：决策树

如果你很关心模型的可解释性，那么决策树（DecisionTree）算法当之无愧为首选。决策树算法如何工作套用西瓜书上的一个图来说明决策树算法是如何工作的：我们挑选西瓜时，都会考虑西瓜脐部、色泽、根蒂以及敲一敲听声音等因素（特征），决策树就是对这些考虑因素进行逐个拆解，从而判断西瓜（样本）是好瓜还是坏瓜（类别）。从上面来看，这些特征好像都是离散型的，对于Iris数据集中数值特征来说，我们可以设定一个

加百力·2023-12-30 07:00

机器学习系列13：通过随机森林获取特征重要性

你可能需要参考：《机器学习系列06：决策树》这种方法无需对特征做归一化或者标准化预处理，也不假设数据集是否线性可分。以红酒数据集为例。我们可以直接通过feature_impor

加百力·2023-12-30 07:58

机器学习系列12：减少过拟合——降维（特征选择）

对于不支持正则化的模型来说，我们可以通过降低数据的特征维度来减小模型复杂度，从而避免过拟合。有两种降维方法：特征选择（featureselection）：从原始特征集中选择一部分特征子集。特征抽取（featureextraction）：从现有的特征集中抽取信息形成新的特征空间。顺序特征选择是一种贪心算法，它通过自动选择与问题最相关的特征子集来提升计算效率，剔除不相关的特征或噪声数据来降低模型泛化误

加百力·2023-12-30 07:32

机器学习系列10：数据预处理——特征缩放

这里我们要换使用UCI上面的红酒数据集了。下载地址：https://archive.ics.uci.edu/dataset/109/wine这个数据集含有三种不同的红酒，共178个样本，每个样本由13个不同化学属性。我们首先将数据集分层采样划分70%出来作为训练集，剩余30%用作测试集。特征缩放（featurescaling）是数据预处理步骤中及其容易被忽略的一步。除了决策树和随机森林这两种不需要

加百力·2023-12-30 07:02

开源verilog模拟 iverilog verilator +gtkwave仿真及一点区别

开源的iverilogverilator和商业软件动不动几G几十G相比，体积小的几乎可以忽略不计。两个都比较好用，各有优势。iverilog兼容性好。verilator速度快。

yvee·2023-12-30 01:58

【路科V0】systemVerilog基础5——数组声明与数组操作

数组声明非组合型（unpacked）特点：消耗更多的存储空间，但是更易于查找元素对于Verilog，数组经常会被用来做数据存储，例如reg[15:0]RAM[0:4095];//存储数组SV将Verilog

桐桐花·2023-12-29 21:10

Open3D学习系列一：轻松安装Open3D

文章目录前言python安装安装步骤常见问题及解决方案c++安装安装步骤常见问题及解决方案总结前言欢迎来到“Open3D学习”系列的第一篇文章：“轻松安装Open3D”。在这个系列中，我们将一起深入探索Open3D——一个强大的、开源的三维数据处理库，它正在逐渐成为三维视觉和图形领域的热门工具。Open3D提供了丰富的功能，包括点云处理、三维重建、几何学分析和三维数据可视化等。无论您是一名研究人员

梦想的理由·2023-12-29 18:04

算法学习系列（十四）：并查集

目录引言一、并查集概念二、并查集模板三、例题1.合并集合2.连通块中点的数量引言这个并查集以代码短小并且精悍的特点，在算法竞赛和面试中特别容易出，对于面试而言，肯定不会让你去写一两百行的代码，一般出的都是那种比较短的，而且还不好想考验思维的那种题，那并查集就将这两点全占了，所以重要性很大，而且竞赛的话也就是将多个知识点合并起来考察，这个也很可能成为一个点，所以话不多说就开始吧。一、并查集概念并查集

lijiachang030718·2023-12-29 02:21

算法学习系列（十三）：Trie树

目录引言一、Trie概念二、Trie树模板三、例题引言这个Trie还是比较有用的，主要的功能就是高效的存储和查找字符串的数据结构。一、Trie概念假设这个Trie只存储小写字母的话：这个大概就是这么个概念，就是头结点是0号，然后每个结点都可以有26个儿子，然后每个儿子又有它们的儿子插入操作：先看0号结点的儿子有没有插入字符串的第一个字符，如果有那就进入下一个结点，如果没有那就创造出来，然后进入下一

lijiachang030718·2023-12-29 02:51

算法学习系列（十五）：最小堆、堆排序

目录引言一、最小堆概念二、堆排序模板（最小堆）三、模拟堆引言这个堆排序的话，考的还挺多的，主要是构建最小堆，并且在很多情况下某些东西还用得着它来优化，比如说迪杰斯特拉算法可以用最小堆优化，然后面试和考研用的也是挺多的，总之开始吧。一、最小堆概念本文只讲述最小堆，其一这个用的最多，而且跟最大堆来说其实都是差不多的，就一个小于一个大于最小堆：首先是一个完全二叉树，然后每个结点都小于或等于其两个儿子，性

lijiachang030718·2023-12-29 02:18

Verilog中`define、parameter、localparam三者的区别及举例

1、概述define：作用->常用于定义常量可以跨模块、跨文件;范围->整个工程;parameter：作用->常用于模块间参数传递;范围->本module内有效的定义;localparam作用->常用于状态机的参数定义;范围->本module内有效的定义，不可用于参数传递2、应用举例(1)define概念：可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。一旦define指令被编译，其在整

小生不是书呆子·2023-12-29 01:34

FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历

TAG-FPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、Verilog顶层模块

乐意奥AI·2023-12-29 01:58

verilog rs232串口模块

前面发了个发送模块，这次补齐，完整。串口计数器，波特率适配uart_clk.vmoduleuart_clk(inputwireclk,inputwirerst_n,inputwiretx_clk_en,inputwirerx_clk_en,inputwire[1:0]baud_sel,outputwiretx_clk,outputwirerx_clk);localparamOSC=50_000_0

yvee·2023-12-29 00:08

gRPC学习之一：在CentOS7部署和设置GO

Docker、Kubernetes、DevOPS等；关于《gRPC学习》系列《gRPC学习》是欣宸最新创作的实战风格原创，旨在通过一系列实战操作与读者一同掌握基于golang的gRPC开发基础知识；gRPC学习系列文章链接在

程序员欣宸·2023-12-28 21:01

【持续学习系列(三)】《Less-forgetting Learning in Deep Neural Networks》

一、论文信息1标题Less-forgettingLearninginDeepNeuralNetworks2作者HeechulJung,JeongwooJu,MinjuJung,JunmoKim3研究机构KoreaAdvancedInstituteofScienceandTechnology,RepublicofKorea二、主要内容这篇论文主要探讨了深度神经网络（DNNs）在学习新数据时出现的灾难

ZedKingCarry·2023-12-28 21:17

推荐频道

Verilog学习系列

学习笔记1：verilog VGA控制器

学习及反思2：verilog达芬奇VGA彩条显示实验

Verilog跑马灯 nexy4ddr

verilog设计步进电机

Verilog设计数字时钟

FPGA——基于Verilog HDL语言的交通信号灯控制系统

Verilog实现交通灯及仿真

什么是VHDL？一文带你了解VHDL语言

数字电路之Verilog红绿灯设计

verilog代码实现模拟交通灯

【FPGA】Verilog：BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

Verilog设计交通信号灯

MAML 源代码解释说明 (一)

西北工业大学计算机组成原理实验报告——verilog后两次

西北工业大学计算机组成原理实验报告——verilog前两次

64点FFT处理器（含verilog源码）（上）

UVM中factory机制的本质

快速乘法器的设计（含verilog源码）

ASM-HEMT射频建模

【Python机器学习系列】一文带你了解机器学习中的Pipeline管道机制（理论+源码）

【vim 学习系列文章 3.1 -- vim 删除 ^M】

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

机器学习系列 - 3. 数据预处理

「Verilog学习笔记」序列检测器（Moore型）

「Verilog学习笔记」十六进制计数器

「Verilog学习笔记」 脉冲同步器（快到慢）

利用fpga(verilog)实现SPI-flash芯片全擦除实验

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

22 UVM Callbacks

机器学习系列11：减少过拟合——L1、L2正则化

Verilog inout 端口使用和仿真

vivado-vscode 新手使用说明 - verilog

Verilog HDL 初步学习

机器学习系列06：决策树

机器学习系列13：通过随机森林获取特征重要性

机器学习系列12：减少过拟合——降维（特征选择）

机器学习系列10：数据预处理——特征缩放

开源verilog模拟 iverilog verilator +gtkwave仿真及一点区别

【路科V0】systemVerilog基础5——数组声明与数组操作

Open3D学习系列一：轻松安装Open3D

算法学习系列（十四）：并查集

算法学习系列（十三）：Trie树

算法学习系列（十五）：最小堆、堆排序

Verilog中`define、parameter、localparam三者的区别及举例

FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历

verilog rs232串口模块

gRPC学习之一：在CentOS7部署和设置GO

【持续学习系列(三)】《Less-forgetting Learning in Deep Neural Networks》

「Verilog学习笔记」脉冲同步器（快到慢）