E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程
当我们在做项目的过程中，编写的底层
Verilog
代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。
白码王子小张
·
2023-12-14 22:26
FPGA
fpga开发
Verilog
学习 | 用initial语句写出固定的波形
initialbeginia=0;ib=1;clk=0;#10ia=1;#20ib=0;#20ia=0;endalways#5clk=~clk;或者initialclk=0;initialbeginia=0;#10ia=1;#40ia=0;endinitialbeginib=1;#30ib=0;endalways#5clk=~clk;
weixin_41004238
·
2023-12-14 22:55
verilog学习
【FPGA/
verilog
-入门学习3】
verilog
脉冲计数
需求:1,在EN为高电平时，对输入的Pluse脉冲计数，每个上升沿计数一次2，EN为低电平时，输出计数值和计数完成状态需求分析:输入输出输入：clk，rest_n,i_en,pluse输出：o_cnt,o_state操作步骤输入端推进：步骤1，对pluse进行脉冲边沿检测，识别出每次上升沿，用于后续的计数输出端获取：步骤2，对输出o_state实现方式：在每一次en=0时识别为计数结束。可以用脉冲
王者时代
·
2023-12-14 22:17
verilog
&FPGA
fpga开发
学习
按照这4步走，不走弯路学习FPGA
1、掌握一门HDL语言这个你可以选择学习
verilog
也可以选择VHDL，有C语言基础的，建议选择
verilog
，也是目前比较多用到的语言类型，因为
verilog
很像C语言，
程老师讲FPGA
·
2023-12-14 20:00
fpga开发
学习
「
Verilog
学习笔记」根据状态转移写状态机-二段式
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网和三段式相比，就是将输出块和次态切换块合并。
KS〔学IC版〕
·
2023-12-14 19:45
Verilog学习笔记
学习
笔记
Verilog
算法
学习系列
之排序算法：原理、应用场景与C++实现精解
文章目录前言原理和应用场景快速排序的实现一般的递归快速排序三点取中法单边递归快速排序无监督快速排序混合排序的实现C++标准库sort算法我设计的混合排序算法堆排序的实现我的实现另一种实现解释特性其它c++案例实现总结前言在计算机科学领域，排序算法是最基础也是最关键的部分之一。它们不仅在理论上具有重要意义，也在实际应用中发挥着至关重要的作用。从经典的冒泡排序到更高效的快速排序，每种算法都有其独特之处
梦想的理由
·
2023-12-14 19:42
c++
算法
算法
排序算法
学习
Verilog
基础：寄存器输出的两种风格
相关文章
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-12-14 14:20
Verilog基础
fpga开发
数字IC
硬件工程
Verilog
Verilog
基础：$random系统函数的使用
相关阅读
Verilog
基础编辑https://blog.csdn.net/weixin_45791458/category_12263729.html$random系统函数语法的BNF范式如下所示，有关
日晨难再
·
2023-12-14 14:20
Verilog基础
#
系统函数与系统任务
fpga开发
硬件工程
Verilog
数字IC
【Spring Boot 源码学习】ApplicationListener 详解
SpringBoot源码
学习系列
ApplicationListener详解引言往期内容主要内容1.初识ApplicationListener2.加载ApplicationListener3.响应应用程序事件总结引言书接前文
Huazie
·
2023-12-14 13:14
开发框架-Spring
Boot
spring
boot
源码学习
应用程序监听器
应用程序事件
处理应用程序事件
hdlbits系列
verilog
解答（mt2015_q4）-54
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本次使用系列文章52和53中实现的子模块，实现以下组合逻辑电路。
zuoph
·
2023-12-14 13:31
verilog语言
fpga开发
「
Verilog
学习笔记」多bit MUX同步器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网输入数据暂存在data_reg中，使能信号data_en用打两拍的方式跨时钟域传输到时钟域B，最后data_out
KS〔学IC版〕
·
2023-12-14 13:37
Verilog学习笔记
学习
笔记
fpga开发
Verilog
【FPGA/
verilog
-入门学习10】
verilog
查表法实现正弦波形发生器
0，需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位，数据量是1024个，输出的数据是16位1，需求分析数据量是1024个：x=linspace(0,2*pi,1024)输出数据是16位:y范围：0~2^16-1=0~65535y=(sin（x）+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1，使用matlab生成数据，制作sin_rom.coe文件x
王者时代
·
2023-12-14 13:02
verilog
&FPGA
fpga开发
学习
【FPGA/
verilog
-入门学习6】
verilog
频率计数器
需求在使能信号控制下，计算输入脉冲的每两个上升沿之间的时钟周期数并输出，即输出脉冲频率的计数值输入信号周期性脉冲信号：需要做检测的脉冲频率信号使能信号：高电平进行频率计数，低电平清零计数器输出信号计数值：输出脉冲频率的计数值有效信号：该信号拉高时，输出计数值有效需求分析1，输出产生计数完成状态《=EN且有上升沿脉冲2，输出计数值《=上升沿来临时候从0开始计数，直至下一个上升沿脉冲到来结束，把计数值
王者时代
·
2023-12-14 13:32
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习2】
verilog
生成上升沿下降沿脉冲
需求1：使用脉冲边沿检测法设计一个上下降沿检测功能使用脉冲边沿检测法设计一个上下降沿检测功能1，使用clk脉冲来临时pluse移位赋值preg1<=plusepreg2<=preg2preg1比pluse晚一个时钟，preg2比preg1晚一个时钟在利用与/非指令合并，生成上升沿的一个脉冲的r_pluse<={r_pluse[0],pulse};//等效于r_pluse[0]<=pluser_pl
王者时代
·
2023-12-14 13:31
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习4】
verilog
实现多路脉冲计数
需求：设计一个脉冲计数器，其功能如下输入脉冲：4路脉冲信号，分别对每路进行脉冲检测并计数使能信号：高电平进行计数，低电平清零计数器计数器：在使能信号高电平期间，对脉冲信号的上升沿进行检测并递增计数值编写测试脚本，进行仿真验证需求分析：使用上一章的一路脉冲检测，使用例化方式产生多路vlg_design使用上章节生成的最小系统//*脉冲计数，当是能时，对pluse脉冲计数实现步骤1）产生pluse上升
王者时代
·
2023-12-14 13:31
verilog
&FPGA
fpga开发
【Spring Boot 源码学习】ApplicationContextInitializer 详解
SpringBoot源码
学习系列
ApplicationContextInitializer详解引言往期内容主要内容1.初识ApplicationContextInitializer2.加载ApplicationContextInitializer3
Huazie
·
2023-12-06 22:50
开发框架-Spring
Boot
spring
boot
源码学习
应用上下文
Initializer
FPGA-EEPROM读写记录
整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在FPGA上的引脚分配情况，最后逐步分析正点原子给出的
Verilog
代
Authony.
·
2023-12-06 18:22
FPGA
fpga开发
verilog
语法tips
近来有感于技能不足了，所以继续学习FPGA、ASIC相关基础知识，分享一点微不足道的经验，也希望各位大佬多多指点蛤（软件工具：ISE）。1.if...else与caseif..else与case语句的作用都是选择，不同的是综合后的RTL视图下，我们可以看到if...else趋向于具有优先级的结构，而case则是并行结构，但是在TechnologyMapViewer下，两者的视图几乎一样。（煮：RT
我喜欢唱跳rap打篮球
·
2023-12-06 15:35
Verilog
中generate的用法
c语言中常用for语句来解决此类问题，
verilog
则为我们提供了generate语句。
一只迷茫的小狗
·
2023-12-06 14:40
verilog
verilog
System
Verilog
基础：并行块fork-join、join_any、join_none（一）
相关阅读System
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12517449.html?
日晨难再
·
2023-12-05 21:33
SystemVerilog基础
fpga开发
数字IC
硬件工程
Verilog
SystemVerilog
Verilog
基础：$time、$stime和$realtime系统函数的使用
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html$time、$stime和$realtime这三个系统函数提供了返回当前仿真时间方法
日晨难再
·
2023-12-05 21:33
#
系统函数与系统任务
Verilog基础
fpga开发
数字IC
Verilog
硬件工程
Verilog
基础：编译指令`timescale
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-12-05 21:57
Verilog基础
数字IC
fpga开发
硬件工程
Verilog
波形文件(wlf,vcd,fsdb,shm,vpd)的区别
在
verilog
和system
verilog
等逻辑仿真的过程中，最关心的就是最后生成的波形是如何，我们才能根据波形去具体分析。
Bug_Killer_Master
·
2023-12-05 16:20
技术百科
fpga开发
「
Verilog
学习笔记」占空比50%的奇数分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网根据题意7分频，实际上是第一次电平变化经历了4个上升沿+3个下降沿，第二次电平变化是4个下降沿+3个上升沿，所以用两个计数器就行了
KS〔学IC版〕
·
2023-12-05 09:44
Verilog学习笔记
学习
笔记
Verilog
【Java不看后悔系列】|面向对象编程|[继承、封装、多态全覆盖]
个人主页:Aileen_0v0系列专栏:Java
学习系列
专栏个人格言:"没有罗马,那就自己创造罗马~"1.Judgingrightfromwrong(inheritance)1.Achildclassinheritseverythingfromitsparentclass
Aileen_0v0
·
2023-12-05 04:53
JAVA
java
开发语言
前端
后端
eclipse
学习方法
面试
FreeRTOS的学习（十二）——任务调度器的开启
FreeRTOS的
学习系列
文章目录FreeRTOS的学习（一）——STM32上的移植问题FreeRTOS的学习（二）——任务优先级问题FreeRTOS的学习（三）——中断机制FreeRTOS的学习（四）
LEODWL
·
2023-12-04 21:39
FreeRTOS
STM32
学习
单片机
嵌入式硬件
[
Verilog
语法]：===和!==运算符使用注意事项
[
Verilog
语法]：===和!==运算符使用注意事项1，===和!==运算符使用注意事项2，3，1，===和!==运算符使用注意事项参考文献：1，[System
Verilog
语法拾遗]===和!
向兴
·
2023-12-04 20:31
Verilog语法
练习十一：简单卷积器的设计
，卷积器的设计，RTL：con1.v4，前仿真和后仿真，测试信号：test_con1.v5，A/D转换器的
Verilog
HDL模型所需要的技术参数，RTL代码adc.v5.1问题：这个文件没找到，待解决中
向兴
·
2023-12-04 20:59
Verilog数字系统设计教程
fpga开发
芯片设计
Vivado & Modelsim联合进行UVM仿真指南
在下方的Compilation栏中，点击
Verilog
options右侧的…按钮，添加D:/Program_F
一只迷茫的小狗
·
2023-12-04 16:44
vivado
uvm
FPGA
fpga开发
Vivado
uvm
加法器的实现
verilog
实现加法器，从底层的门级电路级到行为级，本文对其做出了相应的阐述。1、一位半加器所谓半加器就是有两个输入，两个输出，不考虑进位。
li_li_li_1202
·
2023-12-04 14:00
计算机基础（1）——
Verilog
语法入门
为了能够跟上课程进度，提前了解一些
Verilog
语法是很有必要的。
苍山有雪，剑有霜
·
2023-12-04 10:24
学习笔记
Verilog
计算机基础
fpga开发
STM32那些你该知道的事儿-第3季第1部分视频课程-朱有鹏-专题视频课程
STM32那些你该知道的事儿-第3季第1部分视频课程—81人已学习课程介绍本课程是《朱有鹏老师单片机完全
学习系列
课程》第3季第1个课程，也是STM32系列课程的第一部分，综合讲解了整个STM32课程的规划
朱有鹏老师
·
2023-12-04 07:48
视频教程
stm32
标准库和
cube
仿真器
库函数开发模式
hdlbits系列
verilog
解答（真值表）-50
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本节我们学习用真值表来描述组合逻辑的行为，通过真值表我们将组合逻辑的每一种输入和输出对应值都罗列出来。
zuoph
·
2023-12-04 02:25
verilog语言
fpga开发
数字逻辑电路基础-组合逻辑电路之加法器
文章目录一、加法器二、
verilog
源码三、综合及仿真结果一、加法器本文介绍数字逻辑电路中常用的基础组合逻辑电路加法器。它是处理器内部ALU算术逻辑单元的基础构件。
zuoph
·
2023-12-04 02:25
数字电路
fpga开发
数字逻辑电路基础-组合逻辑电路之4位加减法器
文章目录一、4位加减法器二、
verilog
源码三、综合及仿真结果一、4位加减法器本文在上一篇加法器的基础上，更进一步介绍如何实现4位加减法器。在计算机中如何表示负数呢？
zuoph
·
2023-12-04 02:18
数字电路
fpga开发
国防科技大学孙志刚：时间敏感网络数据平面关键技术
其团队自2019年开始研究TSN网络，基于开源的OpenTSN平台推出了枫林一号开源TSN芯片和一系列的产品，其芯片的
Verilog
代码是公开的。该开源平台也得到了主机厂、科研机构的合作和推广。
Mike吕
·
2023-12-04 00:24
汽车以太网
汽车
网络
【JAVA面向对象编程】--- 探索子类如何继承父类
个人主页:Aileen_0v0学习专栏:Java
学习系列
专栏个人格言:"没有罗马,那就自己创造罗马~"目录继承继承的普通成员方法调用及普通成员变量修改构造方法的调用子类构造方法继承packageInherit
Aileen_0v0
·
2023-12-03 21:54
JAVA
java
开发语言
【Spring Boot 源码学习】自定义 Banner 信息打印
SpringBoot源码
学习系列
自定义Banner信息打印引言往期内容主要内容1.ResourceBanner打印1.1添加默认的banner.txt资源文件1.2指定任意路径的资源文件1.3添加自定义的信息
Huazie
·
2023-12-03 12:52
开发框架-Spring
Boot
spring
boot
源码学习
自定义Banner信息打印
【Spring Boot 源码学习】Banner 信息打印流程
SpringBoot源码
学习系列
Banner信息打印流程引言往期内容主要内容1.printBanner方法2.关闭Banner信息打印3.SpringApplicationBannerPrinter类3.1LOG
Huazie
·
2023-12-03 12:52
开发框架-Spring
Boot
spring
boot
源码学习
Banner信息打印流程
「
Verilog
学习笔记」自动贩售机2
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网自动贩售机中可能存在的几种金额：0，0.5，1，1.5，2，2.5，3。
KS〔学IC版〕
·
2023-12-03 12:21
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」状态机-重叠序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网读入数据移位寄存，寄存后的数据与序列数做对比，相等则flag为1，不等则为0`timescale1ns/1nsmodulesequence_test2
KS〔学IC版〕
·
2023-12-03 12:51
Verilog学习笔记
学习
笔记
Verilog
【Spring Boot 源码学习】BootstrapRegistryInitializer 详解
SpringBoot源码
学习系列
BootstrapRegistryInitializer详解引言往期内容主要内容1.初识BootstrapRegistryInitializer2.加载BootstrapRegistryInitializer3
Huazie
·
2023-12-03 12:49
开发框架-Spring
Boot
spring
boot
源码学习
Bootstrap注册表
「
Verilog
学习笔记」自动贩售机1
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网自动贩售机中可能存在的几种金额：0，0.5，1，1.5，2，2.5，3。
KS〔学IC版〕
·
2023-12-03 12:19
Verilog学习笔记
学习
笔记
Verilog
计算机组成与设计实训-用
Verilog
HDL 玩转计算机硬件系统设计（头歌实践教育平台） 学习过程记录
Verilog
（知识&实验）Author:PeterHan计算机组成与设计实训-用
Verilog
HDL玩转计算机硬件系统设计(educoder.net)//
Verilog
HDL模块的模板（仅考虑用于逻辑综合的程序
Peter1146717850
·
2023-12-03 12:01
学习
MySQL
学习系列
之三——不做限制的查询
在上一篇内容中介绍了对表字段的增加、修改、删除操作。在本篇内容中，我们将会介绍一些简单的查询语句。具体包括全表查询，查询部分字段，返回固定条数的查询以及对查询结果进行排序。由于还没有介绍如何在表里插入数据，所以下面给出建表语句和插入数据的语句，方便大家练习。建表语句：CREATETABLEcustomers(cust_idintNOTNULLAUTO_INCREMENT,cust_namechar
小詹小詹
·
2023-12-03 07:38
前端
学习系列
之CSS
目录CSS简介发展史优势基本语法引用方式内部样式行内样式外部样式选择器id选择器class选择器标签选择器子代选择器后代选择器相邻兄弟选择器后续兄弟选择器交集选择器并集选择器通配符选择器伪类选择器属性选择器CSS基本属性优点字体属性文本属性背景属性边框属性列表属性鼠标属性盒子概念格式边框外边距圆角边框阴影浮动标准文档流displayfloatoverflow定位相对定位绝对定位z-indexCSS
lgcgkCQ
·
2023-12-03 06:00
前端
前端
html
css
css3
html5
堆的应用：堆排序
在之前，小编在[C语言
学习系列
–＞【关于qsort函数的详解以及它的模拟实现】]谈到冒泡排序，但是冒泡排序的时间复杂度（O（n2))着实有点高，堆排序的时间复杂度相对低很多，O（log2N）。
南桥几晴秋
·
2023-12-03 04:40
数据结构杂谈
算法
数据结构
c语言
学习
DQN原理及PyTorch实现【强化学习】
工具推荐：Three.jsAI纹理开发包-YOLO合成数据生成器-GLTF/GLB在线编辑-3D模型格式在线转换-可编程3D场景编辑器-REVIT导出3D模型插件-3D模型语义搜索引擎欢迎来到我们的强化
学习系列
的第三部分
新缸中之脑
·
2023-12-03 01:34
强化学习
FPGA学习之
Verilog
语言入门指导（嵌入式）
FPGA学习之
Verilog
语言入门指导（嵌入式）
Verilog
是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。
技术无限探索
·
2023-12-02 22:57
fpga开发
学习
嵌入式
FPGA系列：1、FPGA/
verilog
源代码保护：基于Quartus13.1平台保护
verilog
源码发给第三方但不泄露源码
catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考：需求有时需要将源码交付给第三方，但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此，我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料，给出了如何将quar
天城寺电子
·
2023-12-02 18:08
FPGA
fpga开发
上一页
14
15
16
17
18
19
20
21
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他