E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
EDA开源仿真工具verilator入门1：安装和测试
Verilator介绍Verilator是一种开源的
Verilog
/System
Verilog
仿真器，可用于编译代码以及代码在线检查，Verilator能够读取
Verilog
或者System
Verilog
I_belong_to_jesus
·
2023-09-07 06:05
FPGA+EDA
fpga开发
verilator
verilog
verilog仿真
EDA
System
Verilog
中的packed array和unpacked array
packedarray:维度声明在标识符名字之前。unpackedarray:维度声明在标识符名字之后。例如一维数组的例子：bit[7:0]c1;//packedarrayofscalarbittypesrealu[7:0];//unpackedarrayofrealtypes多维数组同样是支持的，例如多维的packedarray:bit[0:11][7:0]stringvar="Hellowor
I_belong_to_jesus
·
2023-09-07 06:05
verilog
System
Verilog
FPGA图像处理基础~sobel算子
整体呈现：（来自百度百科）
verilog
实现方法：always@(pose
NoNoUnknow
·
2023-09-07 05:48
图像处理
人工智能
随心记录0816
uvm_hdi_deposit2.postrandomize函数的使用方法【验证小白】随机中使用post_randomize的正确姿势_尼德兰的喵的博客-CSDN博客3.4.process用法system
verilog
+徐火火+
·
2023-09-07 01:14
开发语言
Verilog
——Chipscope简单实用的使用方法（基于ISE14.7 ）
Verilog
——Chipscope简单实用的使用方法（基于ISE14.7）FPGA程序设计也避免不了需要进行在线调试工作，XILINX的ISE提供了Chipscope工具进行在线调试。
Footprints明轩
·
2023-09-07 00:20
Verilog
fpga
verilog
debug
Verilog
——一个简单仲裁器的实现
Verilog
——一个简单仲裁器的实现仲裁器基本功能仲裁器(arbiter)的主要功能是，多个source源同时发出请求时，根据当前的优先级来判断应响应哪一个source。
Footprints明轩
·
2023-09-07 00:20
Verilog
硬件
仲裁器
Verilog
FPGA
Verilog
——双向IO口的FPGA实现
双向IO口的FPGA实现双向IO口的
Verilog
试验主要功能模块代码仿真代码仿真结果双向IO口的
Verilog
试验主要功能为深入理解双向端口的使用，进行本仿真试验，完成一个类似可修改数值的计数器。
Footprints明轩
·
2023-09-07 00:50
Verilog
verilog
Verilog
——`include等预编译指令实例
Verilog
与C语言包含头文件类似的预编译指令包括以下：`define`include`ifdef`elsif`else`endif需要注意`include指令后面对.vh文件的引用必须包含文件的绝对路径
Footprints明轩
·
2023-09-07 00:50
Verilog
硬件
verilog
fpga
SpringMVC
学习系列
(四)------常用注解以及controller返回值
前言 在SpringMVC中使用了很多的注解来方便我们的开发,在这里做个归纳汇总,方便查阅。正文(1)注解@RequestMapping通过此注解可以将url映射到某一个方法或者类上,它有个属性是value,可以配置多个,将多个请求映射到同一个方法。此注解也可以作用在类上，用来限制访问此类的所有方法的url。栗子：@RequestMapping(value=”login”)则对应的请求路径为
剑小纯
·
2023-09-07 00:47
SpringMVC
后端技术
注解
RequestMapping
ResponseBody
Error (10200):
Verilog
HDL Conditional Statement error at key_clock.v(402): cannot match operand(s)
1、项目场景：在
verilog
文件中使用按键判断时出现报错Error(10200):
Verilog
HDLConditionalStatementerroratkey_clock.v(402):cannotmatchoperand
混子王江江
·
2023-09-06 20:25
FPGA
fpga开发
同步FIFO的
verilog
实现（1）——计数法
一、FIFO概述1、FIFO的定义FIFO是英文First-In-First-Out的缩写，是一种先入先出的数据缓冲器，与一般的存储器的区别在于没有地址线，使用起来简单，缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。2、FIFO的作用（1）跨时钟域的数据传输（2）对不同宽度的数据进行位宽转换（3）数据缓存3、FIFO的分
apple_ttt
·
2023-09-06 20:23
fpga基础
fpga开发
FIFO
verilog
fpga
PYTHON知识点学习-字典
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-09-06 16:23
python学习
学习
python
开发语言
数据结构
FPGA/IC秋招面试题 1(解析版)
1.
Verilog
语言中，下面哪些语句不可被综合()A.#delay语句B.initial语句C.always语句D.用generate语句产生的代码考察可综合和不可综合语句。
咖啡0糖
·
2023-09-06 13:18
FPGA面试题
fpga开发
数字IC常考题（单选、多选、编程）
欲产生序列信号11010111，则至少需要（）级触发器以下关于System
Verilog
的描述，正确的UVM层次化结构中，最顶层的部件类型
Cheeky_man
·
2023-09-06 08:54
学习总结
数字IC
数字IC
基于
Verilog
HDL语言的FPGA课后习题--两位二进制比较器（含testbench测试语句）
请思考如何用case语句写出比较电路：推出一个2位较大数判断电路的真值表用case语句编写判断电路1、给出程序2、给出仿真程序3、给出RTL图4、给出仿真结果1、真值表输入输出A1B1A0B0gt:A>Beq:A=Blt:A
Cheeky_man
·
2023-09-06 08:53
学习总结
数字IC
verilog
FPGA
【毛刺滤除】滤除小于m个周期的毛刺电路_
verilog
心中有电路，
verilog
呼之欲出。滤除小于1个周期的毛刺毛刺为高用与门，毛刺为低用或门。如下电路图示例为毛刺为低，采用两级DFF同步实现。
甜筒酱
·
2023-09-06 01:16
fpga开发
C++
学习系列
之DLL动态库使用
C++
学习系列
之DLL动态库使用啰嗦动态库的创建动态库的调用函数生成1.需要头文件函数定义（头文件）2.需要函数定义（函数文件）3.动态库中的头文件4.动态库中的主文件5.运行查看是否存在C#的调用的入口点
arriettyandray
·
2023-09-05 21:14
c++
c#
c++
学习
开发语言
C++
学习系列
之动态库报错问题
C++
学习系列
之动态库报错问题啰嗦问题解决总结啰嗦动态库已建，C++文件一加，全是报错，一片红。问题解决解决办法就是加标头总结小问题，记录一下。
arriettyandray
·
2023-09-05 21:14
c++
解决方案
学习
c++
C++
学习系列
之低版本VS跑高版本VS程序
C++
学习系列
之低版本VS跑高版本VS程序前言问题一报错问题解决问题二报错问题问题解决总结前言还是项目需要，需要C#调用C++文件，对应已有的C++程序，我先跑一下，看看效果，再去调用。
arriettyandray
·
2023-09-05 21:44
解决方案
c++
c++
学习
开发语言
C#
学习系列
之UDP同端口收发问题
C#
学习系列
之UDP同端口收发问题前言解决办法关于`JoinMulticastGroup`总结前言想测试自己的程序问题，建立了两个UDP程序，一个往端口中接到数就传出去，另一个从这个端口接数据来解析。
arriettyandray
·
2023-09-05 21:14
c#
解决方案
c#
学习
udp
开发资料link汇总
Verilog
XLchrome-extension://ikhdkkncnoglghljlkmcimlnlhkeamad/pdf-viewer/web/viewer.html?
白又白、
·
2023-09-05 18:54
LINK
verilog
UVM
vhdl 函数
使用and_reduce()or_reduce判断数据是否>0在或者数据达到最大值zores(N)完成数据的高位或者地位补0not对信号取反，类似
Verilog
的~int2slv(n，p),将十进制数据
白又白、
·
2023-09-05 18:54
vhdl
Mybatis基础学习之一对多关系处理
这个Mybatis基础
学习系列
是用来记录我学习Mybatis框架基础知识的全过程(这个系列是参照B站狂神的Mybatis最新教程来写的，由于是之前整理的，但当时没有发布出来，所以有些地方可能有错误，希望大家能够及时指正
狂奔の蜗牛rz
·
2023-09-05 17:09
Mybatis基础学习
mybatis
一对多关系
mysql
java
idea
【SOC FPGA】外设KEY点LED
文章目录一、添加LED和KEY的pio外设1、黄金参考工程2、配置pio外设（1）添加pio_KEY（2）添加pio_LED3、修改
Verilog
代码4、全编译二、生成相应的文件，转移至sd卡内1、更新
菜虚鲲001
·
2023-09-05 15:59
fpga开发
ssh
linux
从0开始的OpenGL学习（三十七）-Text Rendering
星球大战片头文字从0开始的OpenGL
学习系列
目录想要在3D世界中绘制文字并不是那么简单的一件事，对类似OpenGL这样低层的API来说更是如此。
闪电的蓝熊猫
·
2023-09-05 10:06
verilog
写rom，采用端口排序顺序例化
verilog
写rom，采用端口排序顺序例化1，介绍rom，以及rom与ram的区别2，RTL设计模块、门级网表以及testbench测试模块2.1RTL设计2.2门级网表2.3testbench3，波形输出
向兴
·
2023-09-05 06:40
IC前端设计校招笔试题汇总
fpga开发
Verilog开发
深入浅出玩转FPGA——笔记8 漫谈状态机设计
1状态机的基本概念硬件的并行性决定了用不同
verilog
描述的硬件实现（比如不同的always语句）都是并行执行的，那么如果希望分多个时间完成一个任务，怎么办？
海绵宝宝爱学习
·
2023-09-05 06:40
深入浅出玩转FPGA
单片机
stm32
嵌入式硬件
fpga开发
FPGA实现电机转速PID控制
一、设计思路前面通过SOPC之NIOSⅡ实现电机转速PID控制(调用中断函数)对电机实现了PID控制，然后就可以按照其设计方式将上层的C语言实现的PID控制部分等全部转换成
Verilog
代码，最终实现纯
STATEABC
·
2023-09-05 06:38
一般人学不会的FPGA
FPGA
fpga开发
verilog
PID
UART 通信-使用VIO进行板级验证
4）UART通信-使用VIO进行板级验证（5）串口接收-控制LED闪烁（6）使用串口发送实现ACX720开发板时钟显示（7）串口发送+RAM+VGA传图文章目录前言一、uart串口协议（串口发送）1.
verilog
C.V-Pupil
·
2023-09-05 06:37
FPGA代码分享
fpga开发
fpga
缓存
【
Verilog
零基础入门-边看边练】学习笔记——第七讲 时序逻辑代码设计和仿真（三角波发生器）（一）
一、三角波发生器逻辑设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:07
Lattice
学习
fpga开发
硬件工程
【
Verilog
零基础入门-边看边练】学习笔记——第七讲 时序逻辑代码设计和仿真（三角波发生器）（二）
二、梯形波发生器逻辑设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:07
Lattice
学习
fpga开发
硬件工程
【
Verilog
零基础入门-边看边练】学习笔记——第五讲 时序逻辑代码设计和仿真（秒计数器）（二）
二、用秒计数器驱动数码管实现0-9秒循环显示逻辑设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE
社牛超靓的铁蛋儿
·
2023-09-05 06:37
Lattice
学习
fpga开发
硬件工程
【
Verilog
零基础入门-边看边练】学习笔记——第六讲 时序逻辑代码设计和仿真（相邻点累加）
一、相邻点累加逻辑设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:37
Lattice
学习
fpga开发
硬件工程
【
Verilog
零基础入门-边看边练】学习笔记——第五讲 时序逻辑代码设计和仿真（秒计数器）（一）
一、秒计数器逻辑设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:36
Lattice
学习
fpga开发
硬件工程
【
Verilog
零基础入门-边看边练】学习笔记——第四讲 时序逻辑代码设计和仿真（计数器和伪随机码发生器）（一）
一、计数器设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:36
Lattice
学习
fpga开发
【
Verilog
零基础入门-边看边练】学习笔记——第二讲 组合逻辑代码设计和仿真（多路选择器逻辑设计）（一）
一、二选一逻辑所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:06
Lattice
fpga开发
硬件工程
【
Verilog
零基础入门-边看边练】学习笔记——第二讲 组合逻辑代码设计和仿真（多路选择器逻辑设计）（二）
二、四选一逻辑所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:06
Lattice
学习
fpga开发
【
Verilog
零基础入门-边看边练】学习笔记——第三讲 组合逻辑代码设计和仿真（补码转换和七段译码逻辑设计）（二）
二、七段译码逻辑设计所需软件
Verilog
编程软件：LatticeDiamond（3.11.0.396.4_Diamond_x64）
Verilog
仿真软件：ModelSimSE-6410.2c（modelsim-win64
社牛超靓的铁蛋儿
·
2023-09-05 06:06
Lattice
学习
fpga开发
HDLBits-
Verilog
学习记录 |
Verilog
Language-Modules（2）
文章目录25.Adder1|Moduleadd26.Adder2|Modulefadd27.Carry-selectadder28.Adder-subtractor25.Adder1|Moduleaddpractice：Youaregivenamoduleadd16thatperformsa16-bitaddition.Instantiatetwoofthemtocreatea32-bitadde
Time木0101
·
2023-09-05 06:35
Verilog学习
芯片设计
芯片验证
IC设计
IC验证
Verilog
学习笔记——入门
Verilog
学习笔记01基本逻辑门代码设计与仿真Veriog基本逻辑门代码结构——以一位反相器为例ModelSim仿真基本流程02组合逻辑代码设计与仿真——多路选择器二选一逻辑——assign问号冒号语句
diamond_biu
·
2023-09-05 06:34
硬件基础
verilog
Verilog
零基础入门（边看边练与测试仿真）-笔记
文章目录第一讲第二讲第三讲第四讲第一讲1、testbench没有端口，所以没括号2、testbench输入端之后要变动所以定义为reg3、#10：过10个时间单位；’timescale1ns/10ps即1ns的时间单位10ps的时间精度4、reg型变量赋值的时候用带箭头的等号“{a,b,c,d,e,f,g}reg[6:0]a_g;always@(num)begincase(num)4'd0:a_g
Time木0101
·
2023-09-05 05:59
Verilog学习
IC设计
微服务
学习系列
一：Nacos实现配置中心
系列文章目录第一章Nacos实现配置中心第二章Nacos实现注册中心目录系列文章目录前言一、什么是Nacos？二、使用步骤1.下载Nacos2.单机启动Nacos3.快速开始4.支持配置的动态更新5.支持自定义namespace的配置6.@RefreshScope的使用总结前言动态配置服务可以让您以中心化、外部化和动态化的方式管理所有环境的应用配置和服务配置。动态配置消除了配置变更时重新部署应用和
yangyanping20108
·
2023-09-05 05:11
分布式
java
微服务
docker
自我
学习系列
之四：思维的误区：幸存者偏见——顺便推荐巴菲特最著名的演讲
“幸存者偏见”，洋文写作“survivorshipbias”或“survivalbias”，维基百科的链接在“这里”。这玩意儿属于“认知偏差”的一种。（关于“认知偏差”这个话题，俺博客上曾经写过几篇，比如：“沉没成本谬误”、“光环效应”、“从众心理”）如果用一句通俗的话来概括“幸存者偏见”，就是【死人没法开口】。如果要说得更具体点，那就是：当你在分析某个事物的时候，可能会面对诸多的证据（样本）。但
Doux_0623
·
2023-09-05 02:39
送你一个在线机器学习网站，真香！
https://campus.datacamp.com机器
学习系列
教程从随机森林开始，一步步理解决策树、随机森林、ROC/AUC、数据集、交叉验证的概念和实践。
生信宝典
·
2023-09-05 01:20
决策树
算法
机器学习
深度学习
人工智能
数据结构
学习系列
之顺序表的查找与排序以及去重
顺序表的查找：根据顺序表中数据元素的位置进行查找，代码如下：示例代码：intsearch_seq_list(list_t*seq_list,intpos,int*num){if(NULL==seq_list||NULL==num){printf("内存分配失败\n");return-1;}if(pos=seq_list->count){printf("查找位置不合理，查找失败\n");return
少年维克多
·
2023-09-04 21:39
数据结构学习系列
数据结构
学习
c语言
算法
PYTHON知识点学习-列表和元组
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-09-04 17:10
python学习
学习
python
开发语言
算法
个人
学习系列
- Spring Boot使用RedisGeo实现位置查找功能
最近使用团油的时候总是觉得他的那个按照距离排序的功能很好，所以就试着研究一下。1.新建springboot项目1.1pom.xml添加redis依赖和lombok依赖org.springframework.bootspring-boot-starter-data-redisorg.projectlomboklombok1.18.16provided1.2application.yml#Redis数
·
2023-09-04 13:21
springbootredis
spring 5.0.x源码
学习系列
十: 观察者设计模式与Spring 事件驱动模型
theme:channing-cyan前言上篇博客spring5.0.x源码
学习系列
九:FactoryBean和BeanFactory主要介绍了spring中的两个特殊的bean,FactoryBean
avengerEug
·
2023-09-04 08:24
数字IC面试题笔记
04.11没时间更换图片源，先看文字吧ASIC设计流程1.芯片架构：考虑芯片的定义、架构、封装(X86、ARM、RISC-V、MISP)2.RTL：用
Verilog
、system
Verilog
、VHDL
TaylorS_SF
·
2023-09-04 03:52
FPGA
面试
数据结构
学习系列
之单向链表的三种删除方式
方式1：删除单向链表头结点后的结点，即头删法，代码如下：示例代码：intdelete_link_list_1(node_t*phead){if(NULL==phead){printf("入参为NULL\n");return-1;}if(NULL==phead->next){printf("链表只有一个头结点，无其他的结点\n");return-1;}node_t*pdel=phead->next;
少年维克多
·
2023-09-03 21:35
数据结构学习系列
数据结构
学习
链表
青少年编程
算法
c语言
上一页
41
42
43
44
45
46
47
48
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他