E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog杂记
日常
杂记
今天10月5日,日更第二天,今天的天气极其寒冷,两个字形容,那就是“真爽”!不知怎么的,大部分地区强降温,着实让许多人都受不了,关键是昨天已经和朋友约好出来游玩,怎么也没想到这么冷的天气,因为只是国庆回家,没有拿太厚的衣服,但家里的衣服又全都搬到了学校,就这样,我成了没有厚衣服穿的小孩。图片发自App骑电动车走在路上,耳边风声呼呼,大树的叶子也被吹得呼啦啦全掉了下来,给人一种好清冷的感觉,路上也有
沙雕少女最优秀
·
2024-09-10 01:58
第11周作业---HLS编程环境入门
目录HLS概念HLS是什么HLS与VHDL/
Verilog
有什么关系?
pss_runner
·
2024-09-08 09:41
2020
杂记
(106)万物都有自己的节奏
1我不仅入睡难,醒得早,睡眠还很浅,半夜有一丁点声音就会醒过来,半天睡不着。偏偏卧室外面的空地正在修建学校和市场,有时候通夜都是机器的轰鸣声。最近一段时间,醒得越来越早,醒后就再也睡不着。凌晨五点左右,会全身发热。白天老是犯困,身体总是僵着,像是黏着牛皮糖一样,连脑袋也不灵光了,做事效率越来越低。“我是不是早更了?”我跟朋友开玩笑。“啥早更?你现在更已经是正常时间段了。”“你找打哦!”“你的身体节
宁超群
·
2024-09-07 20:31
日常
杂记
随着孩子一天天长大,专职宝妈的心中也因为和社会越来越脱节而心生惶恐,最近的状态就是:如果哪天看书了,心情就好点,否则就处于急躁加恐慌。这不,刚刚妈妈接了个电话,是一个从小看我长大的叔叔的,他听到我专职在家带孩子,很是诧异,居然连问了三遍确认,我听到了,心中更是无奈,看娃娃真的是占据太多时间,完全没有自己的空间,不知道什么时候能好点呢?还好,有盼头,等她上幼儿园了,我就可以重新回职场了,但是这之前真
气体_81bd
·
2024-09-07 12:19
2020
杂记
(102)整合资源进课堂
【摘录】制作《银汤匙》研究笔记时,先生会借助词典、百科事典等彻底查阅,但即便如此,也依然会有搞不清楚的地方。那该怎么办呢?据说,先生是直接写信向当时健在的《银汤匙》作者中勘助先生求教。《全世界都想上的课》P37【感悟】仅从桥本先生对教材的研究精神,我们也会被他折服,期待着能上他的课。借助工具书彻底查阅,我们平时在做教学准备的时候,也会用到,不算稀奇。但是桥本先生能够主动去联系作者来解答疑惑,却是我
宁超群
·
2024-09-07 09:04
VCS简介
1.2.1关于VCSVCS是
Verilog
CompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV
·
2024-09-07 08:14
VCS快速实战指南
vcs 入门
vcs即
verilog
compilesimulator支持
verilog
,system
Verilog
,openvera,systemC等语言,同时也有代码覆盖率检测等功能。
hemmingway
·
2024-09-07 07:36
Xilinx/FPGA
回乡
杂记
|三三探幽
我知道影子没有求用,但是我要找回我的影子。我已经走了很久的路,很远很远。我记得我穿过了一片松林,厚厚的绵软的松针让双脚无比舒适。不时,在路边看到松针层凸起的小包,我轻轻地将它扒开,一朵或几朵奶黄而油滑的菌子显露出来,鲜艳而丰满,让我精神倍振。我记得我经过了一片坟堆,荒凉、破败,夕阳斜照残碑,我有时弯腰辨认碑上的字迹。生不闻名,死或留志,这或许也是人生一点安慰。我坐在一个垮落的坟旁,想起了写聊斋的蒲
之川_f6c2
·
2024-09-06 22:28
【生活
杂记
】夜游黄鹤楼
夜游黄鹤楼明天正式对外开放了,今天是预演出,在开场前的半小时,我被通知去观看。好在距离黄鹤楼很近,10分钟后,我准时到达。没有看到预告,一切都是未知,我随着人流停留在了第一处表演区,幻彩留影,明月当空,秋风送爽,夜登黄鹤楼,可谓精神气爽。一切好似没有发生即使这么大的疫情面前,黄鹤楼经历这场疫情洗礼后,经过半年的策划,惊艳在武汉人民面前,除了震撼,就是骄傲。黄鹤一去不复返,白云千载空悠悠。黄鹤楼在1
7未末
·
2024-09-06 03:03
上海
杂记
(一)
上次游历祖国的大好河山还是差不多8年前。现在想来,只记得去了西安古城。那段稀稀散散的记忆,如今却怎么也没办法想起来当时游历的心情。或许是因为时间太过长久,也或许是因为那时的注意力更多的在于游玩,而并不是细细体会一座城市独特的魅力。我暗暗想,阔别十七年之后,今年在去上海上课时一定要用心感受这座城市的物,景与生活。我是个北方人,在北京生活了多年早已习惯了北方初春满天飞舞的白絮,盛夏令人汗流浃背的闷热,
隔壁的小宝
·
2024-09-06 00:32
Xilinx Vivado的RTL分析(RTL analysis)、综合(synthesis)和实现
2、RTL分析(RTLanalysis)一般来讲,通常的设计输入都是
Verilog
、VHDL或者System
Verilog
等硬件描述语言HDL编写的文件,RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145
·
2024-09-05 23:38
程序员
fpga开发
Verilog
2. C语言3. 数组4. 关键词5. 模块
###5.2.4
Verilog
数组VSC语言数组####
Verilog
数组在
Verilog
语言中,数组通常被称作内存。
行者..................
·
2024-09-05 10:41
c语言
fpga开发
开发语言
FPGA
杂记
在支付宝玩打卡,突然好多小哥哥要加我好友,妈耶,这是什么情况(゜ロ゜)?这么多空窗期的单身汪吗?如果是真的,在学校不应该又大把女孩可以追吗,何必在虚拟世界里这么累⊙﹏⊙。况且网上聊天和当面聊天感觉也不一样呐,就像在实体店和网络上购物一个道理。只不过实体店看好可以网上下单,人,倒是没有同款。呐呐呐呐,也可能是我头像太好看了(。・ω・。)ノ
那只树懒
·
2024-09-05 03:45
【
杂记
-浅谈LACP链路聚合技术】
浅谈LACP链路聚合技术一、LACP协议概述二、LACP的工作原理及要点三、LACP的配置与协商一、LACP协议概述1、概念①LinkAggregationControlProtocol,LACP,即链路聚合协议,它可以将多个物理链路聚合成一个逻辑链路,以提高带宽和冗余性。LACP通过链路聚合控制协议数据单元(LACPDU)与对端设备交互信息,维护链路聚合组的形成和运行状态。②链路聚合并不具备天然
叫我小虎就行了
·
2024-09-04 02:43
网络工程进阶知识
LCAP链路聚合
期中考试后
杂记
期中考试后
杂记
期中考试结束了。为期两天的期中考试今天终于结束了,早上7:20,最后一场生物考试结束了,学生们脸上有抑制不住的喜悦,看得出考试后还很放松。
悠之不语斋
·
2024-09-03 23:16
(170)时序收敛--->(20)时序收敛二十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛二十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-03 13:50
FPGA系统设计(内训)
fpga开发
时序收敛
杂记
每一代人都有其鲜明特色,这可能也是一种时代特色。也有些是一种年龄特色,也许是成长中某一阶段的特色。最大的善意:不给别人添麻烦。昨晚很冷,零下十几度了。我看到老大在群上说,她家里停电停暖了,家里黑漆漆的,冻的受不了。我家六楼的房子八月初才装修完,虽然说是用的无醛板,但家里两个孩子都太小,考虑了下还是没有入住,准备在放上半年。于是我告诉她,可以到我家去住,水电暖气应有尽有。她同意了,最终确没有来,因为
何洁1981
·
2024-09-02 16:56
初识
Verilog
Verilog
综述:类C,并行,自顶向下,硬件描述语言,VHDL,
Verilog
HDL。VHDL,
Verilog
HDL,两种不同描述语言。
Verilog
语言(并行,硬件)类似C语言(串行,软件)。
栀栀栀
·
2024-09-02 08:27
笔记
Verilog
刷题笔记31
题目:Supposeyouaredesigningacircuittocontrolacellphone’sringerandvibrationmotor.Wheneverthephoneneedstoringfromanincomingcall(),yourcircuitmusteitherturnontheringer()orthemotor(),butnotboth.Ifthephoneis
十六追梦记
·
2024-09-01 01:43
笔记
《论语》共读·每天一句话
注解:1.孺悲,是鲁国人,《礼记·
杂记
》有记载:“恤由之丧,哀公使孺悲之孔子学士丧礼,士丧礼于是乎书。”孺悲曾经奉鲁哀公之命,来向孔子学习士的丧礼礼仪规范,并且书写传下来,所以孺悲也算是孔子的学生。
边丽红
·
2024-08-31 22:19
20210307-周末
杂记
20210307-周末
杂记
。周末对于小商人来说逐步将成为稀缺品。年少打工岁月,不懂何为压力,对于周末无比期待,到了周末也就是休息与享受,现在想来时光流逝却并无积累,甚是可惜。
Aubzhang
·
2024-08-31 05:21
一个爱喝酒的女人是什么样子
已经很久不写文了,但是有趣的事还是得坚持记录一下,过了很久再来翻翻,真真是一种时光的味道徜徉其中[得意]喝酒趣事
杂记
一图片发自App到古镇已临近傍晚,天色略显昏沉,但溪头古镇却是热闹。
简枝残春
·
2024-08-30 16:55
2020-02-04
《
杂记
3》冬日六点夜未明大饼豆腐裹腹中工作闲暇把棋下输多赢少犯头疼人不为己不可能利他思维更盛行劝君凡事好处想悲欢离合转头空与人为善是习惯吃好睡好我看行
张林茂
·
2024-08-29 22:52
Quartus网盘资源下载与安装 附图文安装教程
Quartus支持多种编程语言,包括VHDL、
Verilog
等,并具有丰富的功能和工具库,可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
学习天使Alice
·
2024-08-29 10:20
fpga开发
学习
Verilog
刷题笔记59
题目:Exams/m2014q6c解题:moduletop_module(input[6:1]y,inputw,outputY2,outputY4);assignY2=y[1]&w==0;assignY4=(y[2]&w==1)|(y[3]&w==1)|(y[5]&w==1)|(y[6]&w==1);endmodule结果正确:注意点:起初,我的代码有错误,代码如下:moduletop_modul
十六追梦记
·
2024-08-29 04:38
笔记
Verilog
刷题笔记62
题目:Exams/review2015fancytimerThisisthefifthcomponentinaseriesoffiveexercisesthatbuildsacomplexcounteroutofseveralsmallercircuits.Youmaywishtodothefourpreviousexercisesfirst(counter,sequencerecognizerF
十六追梦记
·
2024-08-29 04:38
笔记
fpga开发
Verilog
刷题笔记60
题目:Exams/2013q2bfsmConsiderafinitestatemachinethatisusedtocontrolsometypeofmotor.TheFSMhasinputsxandy,whichcomefromthemotor,andproducesoutputsfandg,whichcontrolthemotor.Thereisalsoaclockinputcalledclk
十六追梦记
·
2024-08-29 04:35
笔记
fpga开发
心情
杂记
1
每逢冬天变异常的焦躁不安,兴许是因为天气寒冷,兴许是因为别的。这段时间莫名其妙的变得懒懒散散,啥事都不想做,被毕业论文忙的晕头转向,却还是没多少头绪,每周一本书的生活也没有继续,整个人堕落不堪,整天浑浑噩噩,一睁眼一闭眼就一天。
往事随风轻烟一缕
·
2024-08-28 08:38
verilog
中简单的one-hot 状态机转换
简单的one-hot状态机转换one-hot编码
verilog
中写法one-hot编码0001001001001000如上例每次只有1个bit位置high其余low的状态叫one-hot,相反只有1个bitlow
Lambor_Ma
·
2024-08-27 22:14
verilog
数字
verilog
中 blocking assignment 和non-blocking assignment的区别(阻塞赋值和非阻塞赋值的区别)
阻塞赋值与非阻塞赋值:1.阻塞赋值“=”(组合逻辑电路),非阻塞赋值“<=”(时序逻辑电路);2.
Verilog
模块编程的8个原则:(1)时序电路建模时,用非阻塞赋值。
Lambor_Ma
·
2024-08-27 22:14
verilog
数字
verilog
中 case写法避免写default的巧妙写法
always@(*)beginout='1;//'1isaspecialliteralsyntaxforanumberwithallbitssetto1.//'0,'x,and'zarealsovalid.//Iprefertoassignadefaultvalueto'out'insteadofusinga//defaultcase.case(sel)4'h0:out=a;4'h1:out=b;
Lambor_Ma
·
2024-08-27 22:14
verilog
数字
SOC学习历程概述
2、熟练掌握
verilog
语言。3、对于计算机组成原理,体系结构有一
weixin_30376509
·
2024-08-27 18:52
操作系统
嵌入式
运维
黑屋子(348)
杂记
网络日记散记随笔一、自我管理保持情绪稳定,为人处事不要闹情绪。人在发怒时,基本丧失了理智,智商几乎为零。我们之所以会在一些人事面前,情绪彻底失去控制,是因为遇到了问题,遇到了难题和苦难。要想事情顺利进展,我们的标的还是解决问题、走出苦难。而发怒、职责和抱怨除了伤害了自己和相关当事人,破坏了周边环境的愉悦、和睦气氛,于解决问题是没有任何意义的。而且,这种负面情绪对人体能量的耗损,比正常工作、学习、生
山的儿女2
·
2024-08-27 05:49
Verilog
HDL运算符及其优先级
运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符,唯一的三目运算符,等同于if-else低
蒋楼丶
·
2024-08-26 23:53
FPGA
fpga开发
「碎语
杂记
」第七次人口普查的一些数
昨天网上都在转的一件大事,就是第七次人口普查的数据公布了,很多人写了很多文章研究分析这件事。这件事儿对国家来说,是件大事儿,对我来说,开始没觉得是件大事儿。后来想想,国家的大事儿,就是个人应该关注的事儿,就认真读了些文章。不同侧重,各种分析,各种观点,有些其实是预测和猜测。对这方面缺乏关注和研究,很多文章看不太明白。记一下有关数字,对中国人口现状有个大致的概念。主要条目和具体数字来自于新华视点公众
简叔老魏
·
2024-08-25 18:57
verilog
随机数的用法
1、$random%b表示(-b+1):(b-1)中的随机数2、{$random}%b表示0:(b-1)中的随机数3、产生一个在min,max之间随机数rand=min+{$random}%(max-min+1);
白开水不甜
·
2024-08-25 03:38
verilog程序设计
FPGA工程师成长路线(持续更新ing,欢迎补充)
一、开发能力1、FPGA基础知识(1)数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险
verilog
语法(2)FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元(IOB)丰富的布线资源底层内嵌功能单元
白开水不甜
·
2024-08-25 03:05
fpga开发
生活
杂记
| 医院 • 说
图片来源于网络2019.08.15周四暴晒人的一生中,有一个地方是不得不去的,而且,一生中可能还要“光顾”很多次。这个地方就是医院。01.头疼脑热去医院,腰酸背痛去医院,开肠破肚去医院,命悬一线去医院,神志不清去医院,生老病死去医院。医院的服务再好,去医院的心情远远不如去餐厅,去歌厅,去商场。医院的环境再好,去医院的心情远远不如去公园,去游乐场,去大卖场。去医院见医生,远远不如去见心上人那样欢喜,
燕语诗心
·
2024-08-24 09:38
vivado SLEW
•快速Syntax
Verilog
SyntaxTosetthisattributewhen
cckkppll
·
2024-08-24 03:38
fpga开发
学习笔记3
总结1.
Verilog
对字符型的定义image.png总结2.
Verilog
对含有x和z的信号进行计算比较image.png总结3.Verdi后台新进程打开verdiMy_wave.fsdb>&log&
倚梦为马_bb81
·
2024-08-23 15:07
Verilog
| 有限状态机Case
今天尝试将几个有限状态机,转换为
Verilog
代码,有限状态机(Finite-StateMachine,FSM),简称状态机,是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。
赵同学的代码时间
·
2024-08-23 08:07
fpga开发
Verilog
利用握手信号(valid/ready)实现数据流水线反压
应用场景:接收模块不能即时读取发送模块数据时,可能出现数据阻塞的情况简单示例:顶层模块pipeline_top中包含三级流水线,pipeline_top存在上下游模块,且pipeline_top仅通过握手信号获知上下游数据的valid/ready情况modulepipeline_top(inputwireclk,inputwirerst,inputwire[15:0]din,outputwire[
优质蛋白 - 芯片打工人
·
2024-08-23 02:02
fpga开发
fpga
嵌入式硬件
经验分享
Verilog
刷题笔记54
题目:FsmserialdpSeealso:SerialreceiveranddatapathWewanttoaddparitycheckingtotheserialreceiver.Paritycheckingaddsoneextrabitaftereachdatabyte.Wewilluseoddparity,wherethenumberof1sinthe9bitsreceivedmustbe
十六追梦记
·
2024-08-22 13:16
笔记
fpga开发
生活
杂记
今天有几件事情,觉得值得记录。第一,有两位学生家长被外面某培训机构忽悠,死活想把孩子带去外面培训机构上学。虽然昨天下午跟她们两位家长利弊讲得很清楚,但今晚小L妈妈打电话来又说这件事,听她的意思好像是怪我这个班主任不让孩子去外面学习。这些家长为什么对公立学校的免费义务教育这么不信任?宁愿在外面花几万十几万的高价,还赔上孩子的几个月宝贵的时间,听着某些培训机构的忽悠,冒险去外面高价培训,面对中考,我很
康康的教育视野
·
2024-08-22 12:29
(135)vivado综合选项--->(35)Vivado综合策略三五
1目录(a)IC简介(b)数字IC设计流程(c)
Verilog
简介(d)Vivado综合策略三五(e)结束1IC简介(a)在IC设计中,设计师使用电路设计工具(如EDA软件)来设计和模拟各种电路,例如逻辑电路
FPGA系统设计指南针
·
2024-08-22 10:26
数字IC系统设计(提升笔记)
单片机
嵌入式硬件
FPGA综合
(134)vivado综合选项--->(34)Vivado综合策略三四
1目录(a)IC简介(b)数字IC设计流程(c)
Verilog
简介(d)Vivado综合策略三四(e)结束1IC简介(a)在IC设计中,设计师使用电路设计工具(如EDA软件)来设计和模拟各种电路,例如逻辑电路
FPGA系统设计指南针
·
2024-08-22 03:42
数字IC系统设计(提升笔记)
单片机
嵌入式硬件
FPGA综合
黑屋子(169)
杂记
杂记
一、当你以最快的速度被打压下去的时候,你应该以最快的速度重新站起来。时间就是效率,时间就是生命。君子复chou,十年不晚。时代已经完全不同,有些模型和工具,已经不再适合用在今天。
山的儿女2
·
2024-05-24 17:13
verilog
从入门到看得懂---
verilog
的基本语法数据和运算
笔者之前主要是使用c语言和matab进行编程,从2024年年初开始接触
verilog
,通过了一周的学习,基本上对
verilog
的语法有了基本认知。
DKZ001
·
2024-03-18 12:20
fpga开发
Verilog
语法-参数(parameter,localparam)
一、参数的用途Veilog中参数的关键词为parameter、localparam,它们在
verilog
模块的主要用途有两个:第一是便于阅读;第二是便于进行模块的修改。
刘小适
·
2024-03-16 12:18
Verilog设计
硬件架构
fpga开发
verilog
中,何时用reg和wire
何时用?组合逻辑用wire,时序逻辑用reg。reg可以存储数据,wire则就是一根线,只能传递数据。比如?时序逻辑always@(posedgeclkornegedgerst_n)begin//bigrivergoestotheeastendinitialbegin//AllthestartfollowsBeidouend组合逻辑assignhey=hey;//Bagayalualways@(*
四臂西瓜
·
2024-03-15 18:50
其他
fpga开发
FPGA
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他