Verilog杂记第6页

【生活杂记】女儿喜欢她力量能量文

今天早上，女儿醒来，就要我给她分享她力量的每日能量文。她说她喜欢她力量的能量文（因为我每天都有在阅读）。当我在她耳边分享完今天的她力量能量文后，她表示很多的伤感，甚至，频频感叹道：“早知道……早知道……早知道……”我感受到了，女儿内心对美好的向往，感受到了她的善良和大爱。当我N次跟女儿分享矛盾冲突故事情节后的完美――老和尚没有生气，他还是很开心呀！女儿才露出转好的神情。附件：2020.3.12她力

秦珺珺·2024-02-06 15:00

ncverilog仿真的基础脚本

NCSimNC-SIM为Cadence公司之VHDL与Verilog混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与Verilog混合计设的IC功能.NC-Verilog

罐头说·2024-02-06 14:07

杂记

今天同事在播放情深深雨蒙蒙的歌曲时，听的我莫名的想哭。不是哭剧情，而是仿佛自己在昨天。一不小心晃眼多年过去了，依稀觉得自己还是曾经的小女孩。一下思绪拉回到读初中的时候，学生是多么的自由啊！以前总觉没有人权没有自由，感觉全世界与自己为敌，现在也不闹了也不折腾了。倒是安静了不少，自由到时随处可见，却再也不敢像以前那么嚣张。总想着自己还是小孩，可年龄在那里摆着，连勇气都一点点的丢失，以前的我是多么自信，

糖果蜜甜·2024-02-06 13:58

在verilog中保留chisel中的注释

HowtodeciphercommentsingeneratedVerilogfromchisel?

斐非韭·2024-02-06 13:49

【生活杂记】谁是妖怪

上午女儿得知我下午要去公司，她期望跟我一起去，因为她觉得郑好阿姨像林志玲，林志玲是她跑男里喜欢的一位偶像，于是，下午她欢天喜地陪同我去公司。我和女儿的好阿姨聊天，她在旁边看书，时不时的好奇我们的谈话内容，并发表她的意见和主张。当我们聊到团队管理中的西游记时，我们形象地比喻谁是悟空，因为他聪明有能力。谁是唐僧，有使命和胸怀。谁是如来，我们的智囊团。闺女忍不住问我们“那谁是妖怪呢？”好一个问题，谁是妖

秦珺珺·2024-02-06 11:33

带有同步清0、同步置1的D触发器模块描述及其Testbench测试

1、Verilog描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;

shuidetiankong·2024-02-06 11:44

【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】

文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位。

CodingCos·2024-02-06 11:12

systemverilog 宏定义 `define

define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下systemverilog

hh199203·2024-02-06 09:53

如何理解派生类的构造函数

一、派生类的构造函数当派生类中没有构造函数时，VCS会自动插入一个构造函数new，并执行其父类中的构造函数super.new()；当派生类中有构造函数时，systemverilog期

hh199203·2024-02-06 09:53

SystemVerilog约束随机（二）

文章目录前言一、SystemVerilog约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束

hh199203·2024-02-06 09:21

基于QuartusII的verilog数字时钟设计

基于QuautusII的Verilog数字时钟设计（1）基本功能①显示年、月、日、星期、时、分，秒，是否为闰年（只有校对生效情况时间可以不连续）；②定时与闹铃：到设定的时间（选择周一至周末或具体日期）进行报警

小白努力中@·2024-02-06 08:46

【Verilog HDL设计】基于FPGA的HDMI协议实现v0.1

1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本，后两个版本基于v1.4版本发展而来，要想深入学习HDMI协议，从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容，网上已经有很多前辈作了详细介绍，例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D

蚂蚁cd·2024-02-06 08:16

Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）

目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线（添加约束文件）、生成比特流文件、烧录等步骤，下文将按照这些步骤讲解vivado从创建工程到程序烧录到FPGA里如何操作。二、工程创建打开Vivado软件后，出现下图：上图选择creatproject后，出现下图：上

xingxing点灯·2024-02-06 08:11

【友晶科技】基于FPGA的贪吃蛇游戏设计（八）——状态机设计

1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行，但在实际工程中，不仅需要并行执行电路，偶尔也会遇到需要串行执行的电路。

Terasic友晶科技·2024-02-06 07:35

1位全加器设计—— 原理图与VHDL设计初步

文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件

贪睡的小孩·2024-02-06 07:03

基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片，效果如下：2.算法运行软件版本vivado2019.2，matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45

简简单单做算法·2024-02-06 07:01

一位全加器的设计与实践

目录认识全加器半加器一位全加器输出原理图实现一位加法器创建工程半加器原理图输入全加器原理图输入Verilog实现一位加法器下载测试总结参考文章认识全加器半加器半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路

小艺的小依·2024-02-06 07:00

FPGA编程入门——实现一位全加器

然后通过4个1位全加器的串行级联，完成一个4位全加器的原理图设计；再改用Verilog编程（3种模式：门电路、数据流和行为级描述），完成这个4位全加器设计，并观察Verilog代码编译综合

Flydreamss·2024-02-06 07:59

故友杂记

每个人小时候应该都有这样的经历，被父母拿来和别人家的孩子比较，他就是我要说的别人家的孩子。我们认识很早，在还没上幼稚园我们就认识了。我爸爸和他妈妈是一个班上的同事，他是我认识的第一个同龄的朋友。我一直认为我们的差距从幼稚园就开始了，最开始我们上的是同一个幼稚园，不过因为他嫌那里的饭不好吃换了一个幼稚园，我却选择把不喜欢的饭倒到我书包里，我妈妈对此哭笑不得，直到现在我还在想是当时的不好好吃饭导致我长

卓子墨·2024-02-06 06:12

Verilog实现2进制码与BCD码的互相转换

1、什么是BCD码？BCD码是一种2进制的数字编码形式，用4位2进制数来表示1位10进制中的0~9这10个数。这种编码技术，最常用于会计系统的设计里，因为会计制度经常需要对很长的数字做准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可使电脑免除作浮点运算所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码也很常用。常见的BCD码有很多种形式，比如8421码、242

单刀FPGA·2024-02-06 05:39

2018-11-29破碎杂记

破碎和破裂并不是一种，欲求逐渐寄附于他人身上，实际上是加速自我裂解的过程。大多人的能力似乎无法抑制本能欲求，但又主动退化将自我满足的能力压抑殆尽。

硕小狐·2024-02-06 04:08

草根杂记之——改变，从语言开始

一、语言的力量开始当母亲时，我曾很努力做的一件事是，学着去改变自己的语言模式。因为，我发现语言是有力量的，语言能创造一种氛围。愤怒的语言会让人紧张、害怕；充满关爱的语言会让人感到喜悦、安心。而且就像鲁思•贝本梅尔一首诗里说的：……语言是窗户，或者是墙，它们审判我们，或者让我们自由………在人创设的社会里，我们需要透过语言和他人沟通。我们希望透过语言能拉近彼此的距离而不是把他人推得更远。我们希望生活在

谢艾贤_·2024-02-06 02:29

耽推|No.6《看走眼》by三上樽

耽推杂记·2024-02-06 01:57

生活杂记（一）

既然决定像写日记一样每天更新，又十分纠结于题目，那就干脆把所有的文章都称为“生活杂记”吧，无论怎样写，都不算跑题。

想想念念闯天涯·2024-02-06 01:54

杂记

孤月见影皱，犹记城南旧事，事无休，泪先流，人说楼台烟雨，不知风月作谁枕。月不见，五更凄寒，残影遁入凡尘，诉与何人倾。和风吹酒醒，又见昨日黄花，花满楼，记心头，有道玉桥明月，试问流水归何方。风又过，一地枝桠，落花化作芳华，尽当他日梦。

ORIGINHE·2024-02-06 01:20

杂记

很久没有写东西了，可能有些东西写出来，能舒服点？我是个挺丧的人，写下来的东西会更加深刻，所以要是写了很多丧丧的东西，心情可能更不好了。所以我不要只写不开心的东西，那样会把不开心放大的吧。焦虑和强迫一直困扰着我，所以我容易不开心，喜欢逃避。以前的日子经历了好多痛苦，甚至都快习惯痛苦了，那种不安，恐惧，折磨，把我不断地赶回自己的小圈子。不知道什么时候开始，我甚至有点可怕的荣幸，我把这东西当做自己可以待

刺客505·2024-02-05 22:21

杂记—自律生活-日输出文字500字第二十三天

啥事都被不好意思耽误了图片发自App涉及到自己切身利益的事情，不要脸皮薄，领导早先答应的涨工资，领导不提，当前该做工资了，自己就该主动提了。出来工作，花费时间，本身就不是做慈善，我付出时间和精力去做好本职工作，就该获得与此等价值的工资报酬。自己的工作能力值多少钱，就拿多少，没有什么不好意思的，谁跟钱过不去，出来工作赚钱，是工作的动力，不该为此觉得难为情。图片发自App我爱钱，钱没有什么不好，它可以

一璐向前·2024-02-05 19:49

19年一月杂记1

人的荒诞之处在于，终其一生都在证明自己是不荒诞的人们只相信自己愿意相信的东西解释自己的行为时，我们强调情境。解释别人的行为时，我们强调本质。生活在不同世界里的人，习惯性的做事方法不同。从小数量总结出来的方法无法应用到更高量级的问题之上。在计算机这个世界里，几乎任何常见的问题都已经有了优化过的答案，作为从业者，首先要擅长使用专业人士给出的，验证了无数次的答案，而不是自己凭着生活经验拍脑袋想出一个做法

漩涡诶·2024-02-05 15:29

2019年需要学习的专业知识

编程语言数据结构算法分析与实现中级知识编译器原理操作系统网络编程高级知识Linux内核源码分析硬件知识体系结构基础知识电路知识模拟电路数字电路计算机组成原理处理器体系架构实现应用性知识PCB设计芯片设计（Verilog

大道而至简·2024-02-05 15:13

小张的打工杂记（17）—To.xw（2）

文/利安同学记于2022.10.28（…………接第一篇…………）我说，要不你和mm换个位置，让她来坐你这边，这样你的烟味刚好从门出去。mm和lp的位置是挨着门的，我们在中间一点。她说，是你受不了烟味要搬位置，又不是我要搬，为啥让我搬呢？听到这样的回答，我也是着急了，我说，那这里还是公共区域呢，你咋还在这里抽烟呢？这句话讲了，其他人不讲话，我们两个也只能沉默。我知道，她肯定不高兴了，觉得我没给她面子

利安同学·2024-02-05 14:28

「碎语杂记」永远不要等

单位人员调整，加之下半年很多新项目建成投入使用，很多部门工作量很大，长期处于加班加点状态。经常看到工作群里，很晚还在研究部署工作。前几天，与一位同志交流完工作后聊了一会儿。本来想处理处理手头急事，沉下心来，把部门工作认真研究一下，形成体系，明确分工，理顺流程，建章立制，从机制体制上保证整个工作有条不紊，按部就班，高质高效，没想到，这件事儿没干完，又来了新事儿，天天疲于奔命，实在是腾不出手来按当初的

简叔老魏·2024-02-05 13:14

16-Verilog实现二线制I2C CMOS串行EEPROM的读写操作

Verilog实现二线制I2CCMOS串行EEPROM的读写操作1，二线制I2CCMOS串行EEPROM的简单介绍2，I2C总线特征介绍3，二线制I2C、CMOS串行EEPROM的读写操作4，EEPROM

向兴·2024-02-05 12:14

13-设计可综合状态机的指导原则，本文对于Verilog设计方法学至关重要！

设计可综合状态机的指导原则1，组合逻辑电路设计1.1，8位带进位端的加法器模块设计1.1.1，RTL代码设计1.1.2，tb测试信号1.1.3，生成原理图1.1.4，SIM输出波形1.2，指令译码模块设计1.2.1，RTL代码设计1.2.2，tb测试代码1.2.3，生成原理图1.2.4，SIM输出波形1.3，利用task和电平敏感的always块设计经比较后重组信号的组合逻辑1.3.1，RTL代码

向兴·2024-02-05 12:44

Verilog task使用说明

任务与函数的区别和函数一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算，而任务更像一个过程，不仅能完成函数的功能，还可以包含时序控制逻辑。下面对任务与函数的区别进行概括：比较点函数任务输入函数至少有一个输入，端口声明不能包含inout型任务可以没有或者有多个输入，且端口声明可以为inout型输出函数没有输出任务可以

一只迷茫的小狗·2024-02-05 12:44

Verilog 中 task 的语法，及使用 task 来完成模块的 testbench

概述Verilog中的task是一种不可综合的语法，它既提供了从不同位置执行公共过程的能力（因为这样可以实现代码共享），也提供了把大过程切分成小过程的能力（因为小过程更便于阅读和调试）。

McEv0y·2024-02-05 12:44

task2：Verilog编写的设计模块在模块内部直接调用task

Verilog编写的设计模块在模块内部直接调用task1，概念2，模块设计2.1，RTL设计2.2，tb测试代码2.3，sim仿真输出参考文献：1，练习七-在Verilog中使用任务task1，概念在模块设计中

向兴·2024-02-05 12:43

情绪日记第29天-杂记

01-午休时间将所有的不适化于生于街头里的美丽，那些人造或天然赋予的绿意。02-今天中午走得更远一些，竟然发现以前面试过的葫芦弟弟就在周边……都是天意。03-对于自己负能量的化解想法是：开开心心吃饭快快乐乐做事。

周周努力努力再努力·2024-02-05 11:28

杂记---计划与执行

其实自己特别的喜欢做计划，但是做完计划，却能够执行下去的，真的少之又少。是计划太容易，还是自己太没有定力，无法坚持执行。自己也懒得去找答案了。目前相对有的混沌的日子，自己也有点困惑，知道很多事情，但是真实的感悟却跟不上，内心还是不够强大。而不够强大的原因，可能还是自信心的不足。日子还在继续，收入水平目前还算尚可，生活的压力不大，孩子的成长也还好。唯一的问题是：自己努力的方向还没有特别的明确。其实交

寂石·2024-02-05 07:35

杂记||还记得第一次的self-introduction？

Hello,guys!MynameisTina.IamfromHuBeioriginally.ButIcametoGuangzhoutwoyearsagowhenIgraduatedfromhighschool.Iamacollegestudentandmymajorisrehabilitation.Bytheway,Iliketraveling.Englishisbecomingmoreandm

竹竹夭·2024-02-05 06:01

周末杂记002

冥冥之中自有天意……181920现在是202112196:59昨天刷龙珠……泄火之后……两点睡着六点左右突然醒了或者就是大数据吧打开淘宝就是相机……明年计划入手一个摄像机存下两万块钱另外今年现在到寒假过年期间把基础打好前天申请创作者没有通过文章质量题目的确不可以也是我问题基本上把当做一个公开的拾柒了……基本上做为日记来使用……慢慢得一点点去锻炼自己的表达输出能力吧积累到人生第一个一百万字时候应该会

方小相·2024-02-05 05:27

「碎语杂记」六月了

昨天六一，儿童节，国际儿童节。家里没有儿童，也没想起这个节日。微信上看到很多领导陪着领导到学校看孩子的文章，才想起了儿童节。群里有人说，儿童节与一个什么惨案有关，百度了一下，似乎有这种说法。百度百科上说，国际儿童节（又称儿童节，InternationalChildren'sDay）是为了悼念1942年6月10日的利迪策惨案和全世界所有在战争中死难的儿童，反对虐杀和毒害儿童，以及保障儿童权利而设立的

简叔老魏·2024-02-04 22:46

南京杂记

在雨天的夜晚出门买袜子两双为明天上班时穿台柜前一个青年买烟“南京十三块”门口是拉客的在叫喊“十五块一位十五块一位了哈”雨越下越大，拿着身份证复印件的人呐一个接一个走进今天宿舍现实以外，虚无相接习说那次书友集体高潮久久不能忘怀忽然间我就想起了《东邪西毒》“人最大的烦恼就是记忆太好”“最大的失败是爱的人都不再身边”2018.12.4

某人北鸟·2024-02-04 20:23

【chisel】环境，资料

sbt下载的过程中报错；[error]sbt.librarymanagement.ResolveException:chiselchisel目前的一些状况，问题Chisel，说爱你不容易Chisel相较于verilog

斐非韭·2024-02-04 19:04

愚夫杂记（原创257）

何时天已无星月茫然一片风云剩人间俗艳物相诱惑亲疏清灯影下盆花绿叶出蓝轻点头示尔随意尽舒怀星月天外有心明清辉入君途图片发自App

愚夫_e8a2·2024-02-04 17:00

2020杂记（59）《人是如何学习的》笔记4

原文1.教师必须抽取前拥理解并与学生的前拥理解打交道。（P17）感悟：了解儿童，了解儿童的年龄特点，了解儿童的知识结构，了解儿童的学习背景，了解儿童的已有学习基础。在此基础上，进行相关教学人任务的确定，教学活动的设计，以及在教学实施中进行相关调整。（1）日常聊天，倾听学生，观察学生，了解学生的学习基础、学习习惯、学习能力、学习思维和学习动力。（2)向家长了解情况，了解儿童的性格特点，生活习惯，身体

宁超群·2024-02-04 16:47

#Verilog FPGA实现乐曲演奏电路

FPGA实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音1261.63191122932中音1523.2595611472高音11046.54785736低音2293.66170320436中音2587.3385110212高音21174.66426

tz+·2024-02-04 15:45

「HDLBits题解」CS450

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Cs450/timer-HDLBitsmoduletop_module

UESTC_KS·2024-02-04 14:05

今日杂记

今天一大早，应县团委组织我们10来个大学生去市里参加大学生暑期社会实践启动仪式。觉得很幸运，在疫情影响之下，家乡还能为我们这些滞留在家的大学生提供一些实习岗位供我们学习和锻炼能力，我觉得我们的组织真的关爱大学生发展，把工作做到实处。社会各界机关也很友好为我们提供岗位和各种食宿、安全保障。不禁就让我想到，自己未来想要怎样的工作。其实我一直挺矛盾的，也觉得自己很麻烦，一直举棋不定。一方面，想要进入大公

杂忆小记·2024-02-04 07:44

杂记

昨夜回到酒店已经太晚，手机的电已经到了无法支撑的边缘。我们草草收拾自己，将手机充有点电之后就下楼吃了碗面条结束了一天。这是吵闹的一天，这是无奈的一天，这是难过的一天。却又是无比感动的一天。我在几次挣扎之后还是选择了理智，此刻还谈不上明智，确是无奈之举。从开始的时候我就开始怀疑我此行的目的，可我还是来了。此刻坐在返回的火车上，除了旁边实在不忍直视的大爷之外，并没有太多感触。我显然已经被岁月洗礼的没有

转螺丝的男人·2024-02-04 05:10

silvaco smartspice自学心得之一

我下载silvaco学习的原因有三点：建模过程中用到了veriloga文件，需要编译和学习语法ADS中加载va文件跑匹配是可以做到的，ICCAP中也很方便就能引用来建模，但是并不能实时编译veriloga

yesoili·2024-02-03 22:59

推荐频道

Verilog杂记