Verilog系列教程

数字滤波器：MATLAB常用函数

数字滤波器：MATLAB常用函数数字滤波器的MATLAB与FPGA实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数  在进行数字信号处理仿真或设计时，经常需要产生随机信号
小小低头哥·2023-12-15 10:54

【Verilog】 FPGA程序设计---Verilog基础知识

目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型
无损检测小白白·2023-12-15 10:21

C++异步网络库workflow系列教程(2)redis任务

往期教程如果觉得写的可以,请给一个点赞+关注支持一下workFlowc++异步网络库编译教程与简介C++异步网络库workflow入门教程(1)HTTP任务RedisURL的格式redis://:password@host:port/dbnum?query#fragment如果是SSL，则为：rediss://:password@host:port/dbnum?query#fragmentpass
@新法·2023-12-15 07:09

ContextCapture系列教程（三）：大疆精灵4RTK版无人机POS数据提取、处理（处理后勉强达到免相控要求）

文章目录一、前言二、校正参数计算三、POS数据提取和处理1、打开提取和处理软件2、选择航片所在文件夹或者Timestamp.MRK文件3、选择提出和处理后的POS数据保存位置4、选择投影坐标系统5、输入校正参数6、点击【提取并生成POS数据文件】四、温馨提示五、POS数据提取和处理软件下载地址一、前言大疆精灵Phantom4RTK于2018年发布，是大疆为高精度建图与精准飞行设计的行业级无人机，在
招魂术·2023-12-15 04:49

Verilog快速入门（7）—— 4位数值比较器电路

Verilog快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路
La fille, Lynn!·2023-12-15 02:58

Verilog快速入门（8）—— 4bit超前进位加法器电路

Verilog快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路
La fille, Lynn!·2023-12-15 02:58

【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

当我们在做项目的过程中，编写的底层Verilog代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。
白码王子小张·2023-12-14 22:26

Verilog学习 | 用initial语句写出固定的波形

initialbeginia=0;ib=1;clk=0;#10ia=1;#20ib=0;#20ia=0;endalways#5clk=~clk;或者initialclk=0;initialbeginia=0;#10ia=1;#40ia=0;endinitialbeginib=1;#30ib=0;endalways#5clk=~clk;
weixin_41004238·2023-12-14 22:55

【FPGA/verilog -入门学习3】verilog脉冲计数

需求:1,在EN为高电平时，对输入的Pluse脉冲计数，每个上升沿计数一次2，EN为低电平时，输出计数值和计数完成状态需求分析:输入输出输入：clk，rest_n,i_en,pluse输出：o_cnt,o_state操作步骤输入端推进：步骤1，对pluse进行脉冲边沿检测，识别出每次上升沿，用于后续的计数输出端获取：步骤2，对输出o_state实现方式：在每一次en=0时识别为计数结束。可以用脉冲
王者时代·2023-12-14 22:17

按照这4步走，不走弯路学习FPGA

1、掌握一门HDL语言这个你可以选择学习verilog也可以选择VHDL，有C语言基础的，建议选择verilog，也是目前比较多用到的语言类型，因为verilog很像C语言，
程老师讲FPGA·2023-12-14 20:00

「Verilog学习笔记」根据状态转移写状态机-二段式

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网和三段式相比，就是将输出块和次态切换块合并。
KS〔学IC版〕·2023-12-14 19:45

0基础学习VR全景平台篇第127篇：什么是VR全景/720全景漫游？

我们这期的720全景拍摄系列教程专题将从器材、拍摄、后期制作三大板块深入全景摄影，带大家一起进入全景摄影的视界。全景照片，又称为全景，英文
蛙哥有话说·2023-12-14 18:37

postgresql从入门到精通 - 第37讲：postgres物理备份和恢复概述

PostgreSQL从小白到专家，是从入门逐渐能力提升的一个系列教程，内容包括对PG基础的认知、包括安装使用、包括角色权限、包括维护管理、、等内容，希望对热爱PG、学习PG的同学们有帮助，欢迎持续关注CUUGPG
m0_65303136·2023-12-14 16:30

深入学习《大学计算机》系列之第1章 1.1节——基于计算机的问题求解

本章导学1.现如今计算机的应用领域2.学什么3.怎么学三.基于计算机的问题求解方法1.基于计算机软件的问题求解方法2.基于计算机程序的问题求解方法3.基于系统的工程问题求解方法四.总结二.本章导学这是一个系列教程
鱼馅饼·2023-12-14 15:24

键盘打字盲打练习系列之成为大师——5

目录一.欢迎来到我的酒馆二.关于盲打你需要知道三.值得收藏的练习打字网站二.关于盲打你需要知道盲打系列教程，终于写到终章了。。。一开始在看网上视频，看到up主熟练的打字技巧，心生羡慕。
鱼馅饼·2023-12-14 15:43

Verilog基础：寄存器输出的两种风格

相关文章Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再·2023-12-14 14:20

Verilog基础：$random系统函数的使用

相关阅读Verilog基础编辑https://blog.csdn.net/weixin_45791458/category_12263729.html$random系统函数语法的BNF范式如下所示，有关
日晨难再·2023-12-14 14:20

hdlbits系列verilog解答（mt2015_q4）-54

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述本次使用系列文章52和53中实现的子模块，实现以下组合逻辑电路。
zuoph·2023-12-14 13:31

「Verilog学习笔记」多bit MUX同步器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网输入数据暂存在data_reg中，使能信号data_en用打两拍的方式跨时钟域传输到时钟域B，最后data_out
KS〔学IC版〕·2023-12-14 13:37

【FPGA/verilog -入门学习10】verilog 查表法实现正弦波形发生器

0，需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位，数据量是1024个，输出的数据是16位1，需求分析数据量是1024个：x=linspace(0,2*pi,1024)输出数据是16位:y范围：0~2^16-1=0~65535y=(sin（x）+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1，使用matlab生成数据，制作sin_rom.coe文件x
王者时代·2023-12-14 13:02

【FPGA/verilog -入门学习6】verilog频率计数器

需求在使能信号控制下，计算输入脉冲的每两个上升沿之间的时钟周期数并输出，即输出脉冲频率的计数值输入信号周期性脉冲信号：需要做检测的脉冲频率信号使能信号：高电平进行频率计数，低电平清零计数器输出信号计数值：输出脉冲频率的计数值有效信号：该信号拉高时，输出计数值有效需求分析1，输出产生计数完成状态《=EN且有上升沿脉冲2，输出计数值《=上升沿来临时候从0开始计数，直至下一个上升沿脉冲到来结束，把计数值
王者时代·2023-12-14 13:32

【FPGA/verilog -入门学习2】verilog 生成上升沿下降沿脉冲

需求1：使用脉冲边沿检测法设计一个上下降沿检测功能使用脉冲边沿检测法设计一个上下降沿检测功能1，使用clk脉冲来临时pluse移位赋值preg1<=plusepreg2<=preg2preg1比pluse晚一个时钟，preg2比preg1晚一个时钟在利用与/非指令合并，生成上升沿的一个脉冲的r_pluse<={r_pluse[0],pulse};//等效于r_pluse[0]<=pluser_pl
王者时代·2023-12-14 13:31

【FPGA/verilog -入门学习4】verilog 实现多路脉冲计数

需求：设计一个脉冲计数器，其功能如下输入脉冲：4路脉冲信号，分别对每路进行脉冲检测并计数使能信号：高电平进行计数，低电平清零计数器计数器：在使能信号高电平期间，对脉冲信号的上升沿进行检测并递增计数值编写测试脚本，进行仿真验证需求分析：使用上一章的一路脉冲检测，使用例化方式产生多路vlg_design使用上章节生成的最小系统//*脉冲计数，当是能时，对pluse脉冲计数实现步骤1）产生pluse上升
王者时代·2023-12-14 13:31

最浅显易懂的Django系列教程（35）-用表单验证数据

用表单验证数据常用的Field：使用Field可以是对数据验证的第一步。你期望这个提交上来的数据是什么类型，那么就使用什么类型的Field。CharField：用来接收文本。参数：max_length：这个字段值的最大长度。min_length：这个字段值的最小长度。required：这个字段是否是必须的。默认是必须的。error_messages：在某个条件验证失败的时候，给出错误信息。Emai
编程小蝉·2023-12-06 22:59

Influx Sql系列教程九：query数据查询基本篇二

influxdb中基本的查询操作，在结尾处提到了如果我们希望对查询的结果进行分组，排序，分页时，应该怎么操作，接下来我们看一下上面几个场景的支持在开始本文之前，建议先阅读上篇博文:190813-InfluxSql系列教程八
一灰灰blog·2023-12-06 21:14

【Java技术专题】「入门到精通系列教程」深入探索Java特性中并发编程体系的原理和实战开发指南（内存模型技术专题）

深入探索Java特性中并发编程体系的原理和实战开发指南（线程进阶技术专题）前言介绍JVM内存模型运行时数据区域堆内存栈内存内存访问规则原子性对象类型基本类型可见性有序性（HappenBefore法则）系统内存（MESI协议）内存栅栏读写查看JIT编译结果这行配置的含义如下缓存行对齐**缓存行对齐****伪共享**线程安全策略不可变类线程栈内使用同步锁CAS(CompreAndSet)编程建议指南前
洛神灬殇·2023-12-06 20:04

【Java技术专题】「入门到精通系列教程」深入探索Java特性中泛型技术体系的原理和实战开发指南

深入探索Java特性中泛型技术体系的原理和实战开发指南前提介绍泛型的介绍泛型带来的好处泛型引发的问题错觉：泛型也可以实现多态泛型的特点类型擦除概念定义案例分析隐患问题开发要点类型擦除的过程案例代码实例分析类型转换问题通配符与上下界通配符List的处理类型不确定问题抽象Object类型泛型上界类型系统多态的类型转换泛型无法实现多态两种类型的继承体系泛型类型转换继承规则开发自己的泛型类总结前提介绍开发
洛神灬殇·2023-12-06 20:04

FPGA-EEPROM读写记录

整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在FPGA上的引脚分配情况，最后逐步分析正点原子给出的Verilog代
Authony.·2023-12-06 18:22

verilog语法tips

近来有感于技能不足了，所以继续学习FPGA、ASIC相关基础知识，分享一点微不足道的经验，也希望各位大佬多多指点蛤（软件工具：ISE）。1.if...else与caseif..else与case语句的作用都是选择，不同的是综合后的RTL视图下，我们可以看到if...else趋向于具有优先级的结构，而case则是并行结构，但是在TechnologyMapViewer下，两者的视图几乎一样。（煮：RT
我喜欢唱跳rap打篮球·2023-12-06 15:35

Verilog中generate的用法

c语言中常用for语句来解决此类问题，verilog则为我们提供了generate语句。
一只迷茫的小狗·2023-12-06 14:40

Java系列教程之实现CAS单点登录上篇

从本篇文章开始千锋一一哥会给各位讲解系列教程一个很常见也很重要的知识点，就是单点登录！
千锋天云·2023-12-06 14:04

【Java Web学习笔记】5 - XML

项目代码https://github.com/yinhai1114/JavaWeb_LearningCode/tree/main/xml零、在线文档XML系列教程一、XML引出1.为什么需要XML1.需求
yinhai1114·2023-12-06 05:38

【约球online】小程序构建系列教程文章目录

目录文章导航项目简介关于教程文章导航【约球online】小程序构建系列教程第一话——技术选型及架构设计【约球online】小程序构建系列教程第二话——合理使用websocket【约球online】小程序构建系列教程第三话
HouGISer·2023-12-06 05:32

【约球online】小程序构建系列教程第三话——地图点聚合功能实现

文章目录前言需求聚合算法具体实现监听地图范围变化方案最终效果总结前言用过微信小程序的map组件开发地图的同学，应该知道mapcontext这个对象的api相当少，功能远不如百度、腾讯、高德地图的JavaScriptAPI。如果要实现聚合、热力图等，都必须自己动手实现。地图开发最常见的一个需求就是展示点要素，如果需要展示大量的点要素，如果全部展示，不仅渲染上存在很大的开销，而且也会存在图标压盖等问题
HouGISer·2023-12-06 05:32

【Vue.js 入门到实战教程】01-Vue.js 数据绑定的基本实现和代码分析

来源|https://xueyuanjun.com/post/21912本系列教程涵盖Vue基础语法、组件开发、代码测试、以及如何基于Vue+后端API接口构建单页面应用，希望通过这个系列的学习，可以帮助你快速上手
web前端开发V·2023-12-06 04:59

SystemVerilog基础：并行块fork-join、join_any、join_none（一）

相关阅读SystemVerilog基础https://blog.csdn.net/weixin_45791458/category_12517449.html?
日晨难再·2023-12-05 21:33

Verilog基础：$time、$stime和$realtime系统函数的使用

相关阅读Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html$time、$stime和$realtime这三个系统函数提供了返回当前仿真时间方法
日晨难再·2023-12-05 21:33

Verilog基础：编译指令`timescale

相关阅读Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再·2023-12-05 21:57

清空不同Resolution分群走向的历史信息

单细胞系列教程目录索引,持续更新...在对大类注释好的数据集进行亚群提取后，往往需要重新对子集进行聚类分群，但在使用下述代码对新子集进行不同粒度分群走向时绘图会混入meta.data中原始大类数据集的粒度分群走向信息
科研小徐·2023-12-05 17:38

波形文件(wlf,vcd,fsdb,shm,vpd)的区别

在verilog和systemverilog等逻辑仿真的过程中，最关心的就是最后生成的波形是如何，我们才能根据波形去具体分析。
Bug_Killer_Master·2023-12-05 16:20

微软Debug CRT库是如何追踪C++内存泄漏的？

C++软件异常排查从入门到精通系列教程（专栏文章列表，欢迎订阅，持续更新...）https://blog.csdn.net/chenlycly/a
dvlinker·2023-12-05 15:41

软件崩溃时VS中看不到有效的调用堆栈，使用Windbg动态调试去分析定位

常用功能开发汇总（专栏文章列表，欢迎订阅，持续更新...）https://blog.csdn.net/chenlycly/article/details/124272585C++软件异常排查从入门到精通系列教程
dvlinker·2023-12-05 15:10

第二章 Flink 环境部署

Flink系列教程传送门第一章Flink简介第二章Flink环境部署第三章FlinkDataStreamAPI第四章Flink窗口和水位线第五章FlinkTableAPI&SQL第六章新闻热搜实时分析系统一
CDHong.it·2023-12-05 14:11

「Verilog学习笔记」占空比50%的奇数分频

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网根据题意7分频，实际上是第一次电平变化经历了4个上升沿+3个下降沿，第二次电平变化是4个下降沿+3个上升沿，所以用两个计数器就行了
KS〔学IC版〕·2023-12-05 09:44

【qml入门系列教程】：qml QtObject用法介绍

作者：令狐掌门技术交流QQ群：675120140博客地址：https://mingshiqiang.blog.csdn.net/文章目录QtObject是Qt/QML中的一个基础类型，通常用作创建一个没有UI的（不渲染任何东西的）纯逻辑对象。可以使用它来组织代码、存储状态或者作为属性和方法的容器。以下是如何在QML中使用QtObject的示例：作为属性和信号的容器：importQtQuick2.0
令狐掌门·2023-12-05 03:11

[Verilog语法]：===和!==运算符使用注意事项

[Verilog语法]：===和!==运算符使用注意事项1，===和!==运算符使用注意事项2，3，1，===和!==运算符使用注意事项参考文献：1，[SystemVerilog语法拾遗]===和!
向兴·2023-12-04 20:31

练习十一：简单卷积器的设计

，卷积器的设计，RTL：con1.v4，前仿真和后仿真，测试信号：test_con1.v5，A/D转换器的VerilogHDL模型所需要的技术参数，RTL代码adc.v5.1问题：这个文件没找到，待解决中
向兴·2023-12-04 20:59

Vivado & Modelsim联合进行UVM仿真指南

在下方的Compilation栏中，点击Verilogoptions右侧的…按钮，添加D:/Program_F
一只迷茫的小狗·2023-12-04 16:44

音视频学习之路--JNI全面解析

音视频开发全系列教程：ht
蜗牛是不是牛·2023-12-04 14:42

加法器的实现

verilog实现加法器，从底层的门级电路级到行为级，本文对其做出了相应的阐述。1、一位半加器所谓半加器就是有两个输入，两个输出，不考虑进位。
li_li_li_1202·2023-12-04 14:00
上一页 18 19 20 21 22 23 24 25 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他