E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog
「HDLBits题解」Counters
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Count15-HDLBitsmoduletop_module(inputclk
UESTC_KS
·
2024-01-20 11:33
HDLBits
题解
fpga开发
Verilog
【FPGA &
Verilog
】手把手教你实现一个DDS信号发生器
FPGA搭建信号发生器DDS，重点是制作能够提前下载进开发板板载ROM的数据文件，这里用到的是mif文件，里面保存了数种波形（正弦波，方波，三角波，锯齿波）的点值，这些点值是由前期采样得来的，然后编写
verilog
去追远风
·
2024-01-20 09:52
FPGA学习记录
fpga开发
【FPGA &
Verilog
】使用教程 3-8译码器（原理图输⼊设计）
实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤
去追远风
·
2024-01-20 09:52
FPGA学习记录
fpga开发
【Quartus |
verilog
系列】实现 3-8译码器
实验一：3-8译码器（原理图输⼊设计）2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真1.给出3-8译码器的真值表：2.实验步骤、实验内容截图（从创建⼯程开始到仿真结束）1.路径设置2.器件选择3.汇总4.创建BDF5.原理图设计6.编译结果7.创建VWF进行功能仿真波形
去追远风
·
2024-01-20 09:22
FPGA学习记录
fpga开发
硬件工程
Windows下Gvim的安装与配置
因为在公司实习时，主要用的两台电脑放在公司，下班不想带回实验室，所以就在实验室的电脑上安装GVIM，用于配合在Linux下的
Verilog
训练。2.GVIM的安装最新安
A u g
·
2024-01-20 08:45
数字IC工具
vim
linux
编辑器
Verilog
wait语句
Verilog
的wait语句是阻塞语句。
暴风雨中的白杨
·
2024-01-20 04:48
FPGA
fpga
基于FPGA实现通信系统：
Verilog
与HLS的选择与应用
Verilog
是一种常用的HDL，适用于在FPGA上实现数字通信系统。
AigcFox
·
2024-01-20 01:19
fpga开发
FPGA 多路分频器实验
本节课讲解2分频、3分频、4分频和8分频的
Verilog
实现并且学习generate语法功能的应。
QYH2023
·
2024-01-19 13:22
fpga开发
【USTC】
verilog
习题练习 16-20
16向量翻转题目描述创建
verilog
电路，将8bit的输入信号按bit翻转，并输出到输出端口，如下图所示：输入格式8bitin输出格式8bitout,为in的向量翻转moduletop_module(
enki0815
·
2024-01-19 02:01
Verilog
USTC
fpga开发
【USTC】
verilog
习题练习 26-30
26进位选择加法器前例中的加法器成为串行进位加法器，只有等前一级的加法器运算结束产生进位位之后，下一级加法器才能利用进位位进行计算，因此电路延时会随加法器串联级数的增加而线性增加，这使得电路计算速度大大降低。设每一级全加器的延时为t，则32bit加法器的延时则为：32t。为降低电路整体延时，我们可以按下图进行设计：我们将电路分为两段，每段实现16bit的加法，为了使高16位与低16位同时进行运算，
enki0815
·
2024-01-19 02:01
fpga开发
【USTC】
verilog
习题练习 11-15
11向量_续1题目描述创建一
Verilog
模块，将16bit输入信号in分成两个8bit的信号out_hi、out_lo，然后输出，如下图所示：输入格式输入信号in,位宽16bit，类型为wire。
enki0815
·
2024-01-19 02:00
Verilog
USTC
fpga开发
【USTC】
verilog
习题练习 21-25
21基于端口名称的实例化题目描述创建一
verilog
电路，实现对模块mod_a基于端口名称的实例化，如下图所示：其中mod_a模块的代码为：modulemod_a(outputout1,outputout2
enki0815
·
2024-01-19 02:59
Verilog
USTC
verilog
fpga
南京观海微电子----
Verilog
流水线设计——Pipeline
1.前言在工程师实际开发过程中，可能会经常遇到这样的需求：数据从数据源端不断地持续输入FPGA，FPGA需要对数据进行处理，最后将处理好的数据输出至客户端。在数据处理过程中，可能需要一系列的处理步骤。比如常规的信号进行处理步骤有（这里的处理步骤只是举个例子）：信号解调、滤波、傅里叶变换。假如数据源每10ns输入一个数据，一个采用数据经过信号解调需要10ns，完成滤波需20ns，傅里叶变换需要30n
9亿少女的噩梦
·
2024-01-18 22:33
观海微电子
显示驱动IC
fpga开发
verilog
语法进阶
语句四、casez语句五、三目运算（ternaryconditionaloperator）六、递减运算符（reduction）七、for循环语句八、实例化多个模块（generate）总结前言 本文是针对
verilog
FPGA中国创新中心
·
2024-01-18 15:21
FPGA学习
fpga开发
verilog
fpga
硬件工程
Verilog
刷题笔记15
题目：Anadder-subtractorcanbebuiltfromanadderbyoptionallynegatingoneoftheinputs,whichisequivalenttoinvertingtheinputthenadding1.Thenetresultisacircuitthatcandotwooperations:(a+b+0)and(a+~b+1).SeeWikipedi
十六追梦记
·
2024-01-18 06:40
笔记
fpga开发
Verilog
刷题笔记16
题目：Sincedigitalcircuitsarecomposedoflogicgatesconnectedwithwires,anycircuitcanbeexpressedassomecombinationofmodulesandassignstatements.However,sometimesthisisnotthemostconvenientwaytodescribethecircui
十六追梦记
·
2024-01-18 06:40
笔记
fpga开发
Verilog
刷题笔记14
题目：Onedrawbackoftheripplecarryadder(Seepreviousexercise)isthatthedelayforanaddertocomputethecarryout(fromthecarry-in,intheworstcase)isfairlyslow,andthesecond-stageaddercannotbegincomputingitscarry-out
十六追梦记
·
2024-01-18 06:10
笔记
Verilog
刷题笔记7
题目：ConnectingSignalstoModulePortsTherearetwocommonly-usedmethodstoconnectawiretoaport:bypositionorbyname.BypositionThesyntaxtoconnectwirestoportsbypositionshouldbefamiliar,asitusesaC-likesyntax.Whenin
十六追梦记
·
2024-01-18 06:09
笔记
Verilog
刷题笔记11
wenowhavemoduleswithvectorsasports,towhichyouwillattachwirevectorsinsteadofplainwires.Likeeverywhereelsein
Verilog
十六追梦记
·
2024-01-18 06:09
笔记
fpga开发
Verilog
刷题笔记13
Inthisexercise,youwillcreateacircuitwithtwolevelsofhierarchy.Yourwillinstantiatetwocopiesof(provided),eachofwhichwillinstantiate16copiesof(whichyoumustwrite).Thus,youmustwritetwomodules:and.top_module
十六追梦记
·
2024-01-18 06:09
笔记
Verilog
刷题笔记4
题目：Givenan8-bitinputvector[7:0],reverseitsbitordering.Seealso:Reversingalongervector.我的解法：moduletop_module(input[7:0]in,output[7:0]out);assignout[7]=in[0];assignout[6]=in[1];assignout[5]=in[2];assigno
十六追梦记
·
2024-01-18 06:39
笔记
Verilog
刷题笔记17
题目：Forhardwaresynthesis,therearetwotypesofalwaysblocksthatarerelevant:Combinational:always@(*)Clocked:always@(posedgeclk)Clockedalwaysblockscreateablobofcombinationallogicjustlikecombinationalalwaysbl
十六追梦记
·
2024-01-18 06:02
笔记
fpga开发
UVM的guideline
UVM库是类的集合，它通过提供如何使用System
Verilog
中的功能结构，使System
Verilog
语言使用起来更为通用顺畅。然而，在许多情况下，UVM提供多种机制来完成相同的工作。
谷公子的藏经阁
·
2024-01-18 04:03
UVM
Mentor
指导手册
systemverilog
芯片
verilog
编程题
verilog
编程题文章目录
verilog
编程题序列检测电路（状态机实现）分频电路计数器译码器选择器加减器触发器寄存器序列检测电路（状态机实现）moduleDetect_101(inputclk,inputrst_n
江江江江江江江江江
·
2024-01-17 10:35
期末
fpga开发
【FPGA/
verilog
-入门学习17】vivado 实现串口自发自收程序
1，需求PC使用串口助手给FPGA板发送9600波特率的数据，FPGA板接收到数据后，回复同样的数据给PC2，需求分析按模块可以划分为：rx接收模块，将输入的8位并行rx数据转换成[7:0]rx_data信号，当数据接收完成后，同时生成一个rx_done信号。bsp_generate_clk_en:接收波特率时钟产生模块，当rx接收到数据时，给一个start信号给波特率时钟产生模块，由bsp时钟产
王者时代
·
2024-01-17 10:31
verilog
&FPGA
fpga开发
FPGA四选一的多路选择器（用三元运算符?:解决）
例如，在
Verilog
中，条件运算符?:可以用于if-else语句的简写形式。它的一般语法格式如下：表达式?结果1:结果2如果表达式为真，则结果为结果1；否则结果为结果2。
我来挖坑啦
·
2024-01-16 22:52
fpga开发
【FPGA & Modsim】 抢答器设计
实验步骤：1、在数字逻辑集成开发环境中新建一个抢答器工程；2、编写
Verilog
HDL源程序；3、编译和
去追远风
·
2024-01-16 18:09
FPGA学习记录
fpga开发
5.3
Verilog
带参数例化
5.3
Verilog
带参数例化分类
Verilog
教程关键词：defparam，参数，例化，ram当一个模块被另一个模块引用例化时，高层模块可以对低层模块的参数值进行改写。
lbaihao
·
2024-01-16 18:38
verilog
fpga开发
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯
Verilog
方案，大部分代码使用
Verilog
实现，但中间的
攻城狮Wayne
·
2024-01-16 12:17
fpga开发
基于FPGA的UART多字节环回实验
verilog
代码(含帧头帧尾和解码部分)
采用VIVADO开发环境，频率50MHz，波特率256000，8位数据位，1位停止位。串口接收程序源自正点原子的例程。带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA串口多字节收发_哔哩哔哩_bilibiliFPGA串口多字节接收、解码
芯想是陈
·
2024-01-16 10:10
FPGA
fpga开发
Verilog
语法——6.测试文件使用for和random语句进行赋值
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid
·
2024-01-16 10:09
FPGA
fpga开发
【FPGA & Modsim】数字时钟
3、使用
Verilog
HD
去追远风
·
2024-01-16 10:39
FPGA学习记录
fpga开发
【FPGA & Modsim】序列检测
实验步骤：1、在数字逻辑集成开发环境中新建一个序列检测器工程；2、编写
Verilog
HDL源程序
去追远风
·
2024-01-16 10:39
fpga开发
【FPGA &
Verilog
】4bitBCD码加法器+7段数码管
顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风
·
2024-01-16 10:09
FPGA学习记录
fpga开发
「HDLBits题解」Popcount255
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Popcount255-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「HDLBits题解」Adder100i
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Adder100i-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「HDLBits题解」Ringer
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Ringer-HDLBitsmoduletop_module(inputring
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「HDLBits题解」Bcdadd100
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Bcdadd100-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-15 19:22
HDLBits
题解
Verilog
verilog
中的除法运算/
先来看定义为常量的除法当除数不为整数时，看其运算结果。1.testbench2.仿真结果可见，7/2=3.5，实际输出为整数3.div=1再看变量的除法100/4=2525/3=8小数部位省略
纯小白～
·
2024-01-15 17:08
verilog
FPGA流水线除法器（
Verilog
）原理及实现
FPGA流水线除法器（
Verilog
）原理及实现流水线除法器原理 除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐
·
2024-01-15 17:07
FPGA学习
fpga开发
verilog
实现除法器运算
verilog
实现除法器运算本文通过
verilog
实现了一个位宽参数可配置的除法运算模块1，设计思路我们要计算a_data/b_data=div_data----remain_data;确定位宽：若a_data
皮皮宽
·
2024-01-15 17:06
数字ＩＣ设计
fpga开发
数字电路设计
基于
verilog
的除法器的实现
本文应该是目前全网最通俗易懂，而且比较全面的用
verilog
实现除法器的文章。首先说明一下本文的探讨的重点。我们首先从整数的除法开始讲起，然后慢慢延伸到小数的除法，和负数的除法。
小林家的龙小年
·
2024-01-15 17:32
fpga开发
算法
牛客
Verilog
刷题__01 四选一多路选择器
牛客
Verilog
刷题__01四选一多路选择器1题目概述描述制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d011d110d201d300信号示意图：输入描述：输入信号d1,d2,d3,
爱折腾的张Sir
·
2024-01-15 14:08
FPGA
fpga
perl
【
Verilog
】HDLBits题解——Circuits/Sequential Logic
SequentialLogicLatchesandFlip-FlopsDflip-flop题目链接moduletop_module(inputclk,//Clocksareusedinsequentialcircuitsinputd,outputregq);////Useaclockedalwaysblock//copydtoqateverypositiveedgeofclk//Clockedal
wjh776a68
·
2024-01-15 14:05
#
Verilog入门
verilog
HDLBits
fpga
【
Verilog
】HDLBits题解——
Verilog
Language
BasicsSimplewire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleFourwires题目链接moduletop_module(inputa,b,c,outputw,x,y,z);assignw=a;assignx=b;assigny=b;assignz=c;endmoduleInverter题目链接modul
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
HDLBits
Verilog
题解
【
Verilog
】HDLBits题解——Circuits/Combinational Logic
CombinationalLogicBasicGatesWire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleGND题目链接moduletop_module(outputout);assignout=0;endmoduleNOR题目链接moduletop_module(inputin1,inputin2,outputou
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
Verilog
HDLBits
题解
【
Verilog
】HDLBits题解——Verification: Writing Testbenches
Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
verilog
HDLBits
fpga
「HDLBits题解」Always casez
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscasez-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Always nolatches
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysnolatches-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
Verilog
「HDLBits题解」Module cseladd
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulecseladd-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
fpga开发
Verilog
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他