Virtex

赛灵思XCV400-5BG432I规格书

制造商编号：XCV400-5BG432I制造商:Xilinx产品种类:FPGA-现场可编程门阵列产品:Virtex逻辑元件数量:10800输入/输出端数量:316I/O工作电源电压:2.5V最小工作温度
冰VIVI66·2020-02-24 13:41

三类去中心化交易所的机制对比

“85万比特币被盗的门头沟事件”、“加拿大交易平台Virtex停止提现，疑似跑路”、“BTC-e交易所下线”、“香港Bitfinex交易所12万个比特币被盗”、“OKen交易所又无法登陆了，网线被拔”.
数字门徒·2020-01-08 05:19

No_16_0328 Virtex6 PCIe2.5 仿真学习

PCIETest22016.03.28lutianfeinone参考资料：Spartan6PCIE_V2.4真教程（一）菜鸟5小时速成FPGA_PCIE设计高手教程.pdfug671_V6_IntBlock_PCIe.pdf[TOC]一、Virtex6
lutianfei·2019-10-31 18:32

Xilinx Virtex5与PowerPC的EDK笔记

因为项目需要要在Virtex5上使用PowerPC，步奏有点繁琐经过两天的学习记录一下步奏。创建EDK工程，并把用户的PowerPC代码下载到板子上调试。
v0cbc·2019-10-31 00:06

使用Xilinx FPGA控制 固态硬盘

由于之前需要做个实时记录的设备，记录数据量需要几百个G，而且记录速度要求200M/B，故选用了容量大读写速率快的固态硬盘；设计使用的FPGA芯片为XilinxV5平台，先是在开发板Virtex-5LXTFPGAML505
Duncan_Lv·2019-09-26 18:01

[FPGA]以太网帧数据UDP报文解析接收

系统：WIN10，开发平台：ISE14.7编程语言：VHDL硬件平台：Virtex-6FPGAML605开发板项目描述：将网口发来的以太网帧进行接收，层层解析，最后得到UDP报文内容。
GG_band·2019-05-06 21:38

Xilinx 7系列FPGA使用 - CLB之Shift Register

7系列FPGA是Xilinx新推出的基于28nm工艺的FPGA，其中包含三个系列：Artix、Kintex和Virtex。
晧戡·2019-04-22 20:32

[FPGA]ISE-Xilinx-ML605之流水灯

一些步骤不那么详细了，可以参考前篇文章ISE14.7初次上手（Virtex-6ML605实现拨码开关LED–VHDL。
GG_band·2019-02-25 21:45

ISE 14.7初次上手（Virtex-6 ML605 实现拨码开关LED--VHDL）

以下-----废话实验室要求学习FPGA，刚刚将VHDL的基本语法和一些基础时序组合器件看完，迫不及待上手进行操作。上网查了很多实用ISE的工程建立，很多感觉不是很全面，书上讲的再多也不如自己实际操作一遍来的快，决定自己写一个记录，尽可能详细，防止自己以后忘了，发现查的再多也不如自己去查他的datasheet来的快（尽管他是英文的），而且他写的很详细，有很多种工作模式，有可能别的文章只会提一两种，
GG_band·2018-12-13 17:15

L4级自动驾驶方案芯片选型---AI芯片选型

开发平台：NVIDIAJetsonXavier详情公布1.2华为参考：华为L4级自动驾驶方案---MDC600自动驾驶平台，昇腾910、Ascend310自动驾驶AI计算芯片1.3XILINX最高端芯片Virtex
打怪升级ing·2018-11-20 17:03

【人工智能系列 - 智能硬件 - 13】附录：JBits SDK的详细说明

JBitsAPI是用Java语言编写的类函数包，它提供了配置Virtex器件的最底层接口，可以用来构建数字系统设计和可参数化核模块在Xilin
温其如玉·2018-11-10 16:45

Xilinx Virtex-5 FPGA CLB资源学习笔记

FPGACLB介绍一个CLB包含两个Slice，两个Slice分别位于独立的列，有各自的进位链，他们相互不连接。每个CLB连接到一个Switchmatrix上已完成布线。CLB中底部的Slice为Slice0，上部的为Slice1。Xilinx给Slice的标号为X代表列、Y代表行，从die的左下角开始排序。每个Slice包含4个逻辑生成器（6-LUT）、4个Storageelement、4个Wi
beike-lucky·2018-10-08 15:19

用行为级描述方式实现一个加法器电路（基于ISE的设计）（2输入1位全加器电路）

准备先用行为级描述方式实现一个2输入一位全加器电路由于后面需要使用综合工具进行综合，这里先声明使用的FPGA是Virtex-7系列的：目的很单纯，就是熟悉一下使用ISE进行FPGA设计的一般流程。
李锐博恩·2018-08-13 17:47

查找表（Look-Up-Table)的原理与结构（Xilinx Spartan-II）

一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。
李锐博恩·2018-05-16 23:13

Xilinx Virtex6 GTX Transceiver设计总结

1.Virtex6GTXTransceiver简介在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口
david_xtd·2016-08-15 19:44

Xilinx Virtex6 GTX Transceiver设计总结

1.Virtex6GTXTransceiver简介在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口
david_xtd·2016-08-15 19:44

Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC Wrapper v1.8分析

原创作品，请引用保留链接。http://blog.csdn.net/HengZo/article/details/52052787邮箱：[email protected]，开始着手分析这个IP核，分析功能和使用教程，并完成在板调试。分析这个主要用于光纤通信应用。1）封装的IP核，,不使用输入引脚接地，不使用输出引脚不接。unusedinputsaretiedlowandunusedo
罗马教皇@·2016-07-28 10:59

使用Xilinx FPGA控制 固态硬盘

由于之前需要做个实时记录的设备，记录数据量需要几百个G，而且记录速度要求200M/B，故选用了容量大读写速率快的固态硬盘；设计使用的FPGA芯片为XilinxV5平台，先是在开发板Virtex-5LXTFPGAML505
Duncan_Lv·2016-05-07 16:55

使用Xilinx FPGA控制 固态硬盘

由于之前需要做个实时记录的设备，记录数据量需要几百个G，而且记录速度要求200M/B，故选用了容量大读写速率快的固态硬盘；设计使用的FPGA芯片为XilinxV5平台，先是在开发板Virtex-5LXTFPGAML505
Duncan_Lv·2016-05-07 16:00

基于Virtext6平台的GTX IP核基本设置说明

本工程基于以下条件使用：板卡：DBF板v3.0芯片型号：Virtex6315TISE版本：14.7IP核版本：v6_gtxwizard:1.12一、IP核配置进行流程第一页配置：线速率和编码TX、RX的
鹿天斐·2016-04-25 14:14

基于Virtext6平台的GTX IP核基本设置说明

本工程基于以下条件使用：板卡：DBF板v3.0芯片型号：Virtex6315TISE版本：14.7IP核版本：v6_gtxwizard:1.12一、IP核配置进行流程第一页配置：线速率和编码TX、RX的
lutianfeiml·2016-04-25 14:00

Virtex6 PCIe 超简版基础概念学习（二）

文档版本开发工具测试平台工程名字日期作者备注V1.0ise14.7DBF板Day4/PCIETest2016.03.31lutianfeinone参考资料：Spartan6PCIE_V2.4真教程（一）Spartan6PCIE_V2.4真教程（二）菜鸟5小时速成FPGA_PCIE设计高手教程.pdfug671_V6_IntBlock_PCIe.pdfPCI+EXPRESS体系结构导读.pdf一、P
lutianfeiml·2016-04-01 12:00

Virtex6 PCIe 超简版基础概念学习（一）

文档版本开发工具测试平台工程名字日期作者备注V1.0ise14.7DBF板Day2/PCIETest12016.03.31lutianfeinone参考资料：Spartan6PCIE_V2.4真教程（二）菜鸟5小时速成FPGA_PCIE设计高手教程.pdfv6_pcie_ug517.pdfPCI+EXPRESS体系结构导读.pdfxapp1052.pdf一常见接口速度二事务处理层协议理解1事物层空
lutianfeiml·2016-03-31 13:00

No_16_0328 Virtex6 PCIe2.5 仿真学习

PCIETest22016.03.28lutianfeinone参考资料：Spartan6PCIE_V2.4真教程（一）菜鸟5小时速成FPGA_PCIE设计高手教程.pdfug671_V6_IntBlock_PCIe.pdf一、Virtex6
lutianfeiml·2016-03-29 10:00

Xilinx ISE 12.3 LED测试程序

板子参数：virtex4///xc4vsx25///ff668///-10 4. 晶振频率100MHz，Local memory选16KB 5.
·2015-11-12 09:02

FPGA入门实例一：LFSR

一：任务： 要求使用Verilog语言在Xilinx Virtex-6开发板上实现线性反馈移位寄存器（LFSR）的硬件逻辑设计。
·2015-11-03 22:29

Xilinx FPGA 学习笔记——时钟资源

Xilinx的器件分成若干个时钟区域，以Virtex-6为例，Virtex-6的最小器件有
七水_SevenFormer·2015-04-23 17:45

基于双TMS320C6678+双XC6VSX315T的6U VPX高速数据处理平台

基于双TMS320C6678+双XC6VSX315T的6UVPX高速数据处理平台一、板卡概述板卡由我公司自主研发，基于VPX架构，主体芯片为两片TIDSPTMS320C6678,两片Virtex-6XC6VSX315T-ff1156FPGA
oriha·2015-02-26 16:04

FPGA的速度等级（speed grade）

Forexample,Virtex-4speedgradesare-10(slow
a379039233·2014-12-06 18:00

Xilinx全局时钟的使用（转载）

图1.XilinxFPGA全局时钟分配树结构针对不同类型的器件，Xilinx公司提供的全局时钟网络在数量、性能等方面略有区别，下面以Virtex-4
phenixyf·2013-11-04 18:00

《寻》FPGA工程师

职位要求：1.精通FPGA设计、逻辑开发，RTL代码设计，验证环境搭建以及具有时序分析能力；2.有大型FPGA，XilinxVirtex-5,Virtex-6、Virtex-6系列开发经验者优先；
kckj·2013-08-19 14:10

《寻》FPGA工程师

职位要求：1.精通FPGA设计、逻辑开发，RTL代码设计，验证环境搭建以及具有时序分析能力；2.有大型FPGA，XilinxVirtex-5,Virtex-6、Virtex-6系列开发经验者优先；
kckj·2013-08-19 14:10

maskToFunction

String maskToFunction(final String mask, int fanin) { Assert.isLegal(fanin <= 4, "virtex
xmind·2013-06-24 15:00

基于USB2.0的视频图像处理芯片实现方案

给出了一种基于USB2.0的视频图像处理芯片的实现方案，首先介绍了系统的整体设计框架，然后针对框架内核心模块阐述了相应的硬件实现原理，最后以XilinxFPGA开发板系列ML-506（核心芯片Virtex
luckywang1103·2013-03-12 09:00

ISE13.3的Virtex5和Virtex6的在综合时一些不同

 选用Virtex5器件（XC5VLX330T），编写的语言有的在综合时不支持：（1）在综合时不支持mod操作如if(cavlc_mbr_cnt%mb_width==0)begin错误提示：CannotsimplifyoperatorMOD
lihaichuan·2012-09-22 11:51

FPGA查找表

一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。
supreme42·2012-07-16 23:00

EPLAN.Electric.P8.v1.9.5.3231.MultiLanguage-ISO 1CD（电气工程项目设计和管理）

Xilinx.ISE.Desgin.Suite.v11.1-ISO1DVDXilinx.ISE.v7.1i.Spartan2.VirtexE.Devices1CDXilinx.ISE.v7.1i.Spartan3E.Virtex3E.Devices1CDXilinx.ISE
msksoft·2012-04-17 10:00

FPGA器件配置模式

当然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，如SPIFash配置和SPIFash配置。
jbb0523·2011-12-01 10:00

第4章 ISE开发环境使用指南[FPGA开发实用教程]——4.3.5 功耗分析以及XPower的使用

Virtex-E和Virtex-Ⅱ系列器件的简单功耗分析可以通过Xilin
jbb0523·2011-10-26 16:00

基于Virtex-5的音视频监视系统设计

本文利用Virtex-5FPGA的多种高级功能，实现音视频监视应用的单芯片或少芯片解决方案。
fanxiaojun·2010-11-04 17:30

基于Virtex-5的音视频监视系统设计

本文利用Virtex-5FPGA的多种高级功能，实现音视频监视应用的单芯片或少芯片解决方案。
fanxiaojun·2010-11-04 17:30

基于Virtex-5的音视频监视系统设计

本文利用Virtex-5FPGA的多种高级功能，实现音视频监视应用的单芯片或少芯片解决方案。
fanxiaojun·2010-11-04 17:30

xilinx virtex-7 超大逻辑容量FPGA

巨无霸XC7V2000T采用xilinx的stackedsiliconinterconnect技术（其实就是用一个硅介质的中介层将多个FPGAdie互联起来）拥有2,443,200个logiccell（一个logiccell是啥？忘了。。。每家说法不一样下次补上呵呵）相当于6个五代的lx330t的资源啊。这样一来，我们的cpuemulationboard只要一颗FPGA就可以轻松搞定了真NB！p.
unicornllj·2010-10-29 10:58

xilinx virtex-7 超大逻辑容量FPGA

巨无霸XC7V2000T采用xilinx的stackedsiliconinterconnect技术（其实就是用一个硅介质的中介层将多个FPGAdie互联起来）拥有2,443,200个logiccell（一个logiccell是啥？忘了。。。每家说法不一样下次补上呵呵）相当于6个五代的lx330t的资源啊。这样一来，我们的cpuemulationboard只要一颗FPGA就可以轻松搞定了真NB！p.
unicornllj·2010-10-29 10:58

DCM_BASE详解

其Verilog的例化代码模板为：//DCM_BASE:基本数字时钟管理电路（BaseDigitalClockManagerCircuit）//适用芯片：Virtex-4/5//XilinxHDL库向导版本
amwing·2010-07-28 16:38

【转】FPGA器件配置电平和接口标准

1．配置电平和接口标准Virtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。
qp314·2010-04-02 11:00

IP STB处理器对比

Stratix III/IV 软件实现 （有编码功能）   适中   Xilinx (FPGA) Spartan3 Virtex
bzhang·2009-08-08 23:00

FPGA查找表

一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。
zhongrg·2007-09-16 09:00
上一页 1 2 3 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他