ZYNQ裸机开发

GPIOPS中断成功，问题仍旧存在 ZEDBOARD,ZYNQ-7000

原文地址：http://www.cnblogs.com/dragen/archive/2013/06/15/3138134.htmlIjustaddasentence:XGpioPs_IntrDisablePin(pGpioPs,50)anditworks!Nowascreenshotformemory!XGpioPs*pGpioPs=(XGpioPs*)CallBackRef;XGpioPs_I
dragon_cdut·2020-07-05 10:15

Adam Taylor玩转MicroZed系列50:AMP(非对称多进程处理模式)和Zynq SoC的OCM

AdamTaylor玩转MicroZed系列50:AMP(非对称多进程处理模式)和ZynqSoC的OCM原文作者：AdamTaylor原文地址：http://xilinx.eetop.cn/viewnews
dragon_cdut·2020-07-05 10:15

zynq pl irq61,irq62，irq63号中断存在重复响应的问题

问题描述：现在pl部分同时发三个irq外部中断-irq61-63，每路中断都是间隔3ms发一次中断，上升沿触发模式。pl那边发一个中断信号计数一次，ps部分中断处理函数进一次则计数一次。正常情况两个计数器值一样则表示中断来一个响应一个，现在的计数器值然而是不一样的，ps部分的中断计数器值大于pl部分的计数器值，表明中断存在重复多次响应。分析：我查看了ICDICFR寄存器，对应位是b11---表示上
dragon_cdut·2020-07-05 10:43

zynq -中断头文件简介

这些库函数位于以下头文件中：Xparameters.h–该文件包含处理器的地址空间和设备ID宏定义，常用于对硬件外设进行寻址Xscugic.h–该文件包含配置zynq中断控制器的库函数以及GIC的使用范围
dragon_cdut·2020-07-05 10:43

玩转Zynq连载31——[ex53] 基于Zynq PS的EMIO控制

特权同学玩转Zynq连载31——[ex53]基于ZynqPS的EMIO控制1Zynq的GPIO概述参考文档《玩转Zynq-基础篇：ZynqPS的GPIO外设.pdf》。
ove学习使我快乐·2020-07-05 10:11

玩转Zynq连载42——[ex61] OV5640摄像头的图像拉普拉斯锐化处理

特权同学玩转Zynq连载42——[ex61]OV5640摄像头的图像拉普拉斯锐化处理1系统概述如图所示，这是整个视频采集系统的原理框图。
ove学习使我快乐·2020-07-05 10:11

ZYNQ（一）：PS端MIO操作点LED灯

目录：一、建立工程并生成SDK二、SDK使用测试程序三、具体的代码说明：平台：黑金社区的ZYNQ-7010开发软件：vivedo2017.4一、建立工程并生成SDK建立工程：然后下一步，给工程去个名字随便取下
呆木木-先生·2020-07-05 09:41

Xilinx-ZYNQ7000系列-学习笔记（7）：解决ZYNQ IP核自动布线后会更改原有配置的问题

Xilinx-ZYNQ7000系列-学习笔记（7）：解决ZYNQIP核自动布线后会更改原有配置的问题之前在玩zedboard板卡时遇到这样一个问题，当我将ZYNQIP核内部都配置完成后，假设配置如下但当我点击
赵小琛在路上·2020-07-05 09:08

Xilinx-ZYNQ7000系列-学习笔记（5）：设置EMIO并固化到QSPI

Xilinx-ZYNQ7000系列-学习笔记（5）：设置EMIO并固化到QSPI一、EMIO的设置预先知识MIO：多功能IO接口，属于Zynq的PS部分，在芯片外部有54个引脚。
赵小琛在路上·2020-07-05 09:08

Xilinx-ZYNQ7000系列-学习笔记（10）：AXI总线

Xilinx-ZYNQ7000系列-学习笔记（10）：AXI总线1、AXI总线概述在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。
赵小琛在路上·2020-07-05 09:08

Xilinx-ZYNQ7000系列-学习笔记（9）：定时器中断实验

Xilinx-ZYNQ7000系列-学习笔记（9）：定时器中断实验1、定时器首先，zynq7000soc芯片具有2个ARM核。
赵小琛在路上·2020-07-05 09:37

Xilinx-ZYNQ7000系列-学习笔记（4）：在vivado中自定义IP核

Xilinx-ZYNQ7000系列-学习笔记（4）：在vivado中自定义IP核一、PWM首先我们先编写一个pwm模块，用于封装成IP核。
赵小琛在路上·2020-07-05 09:37

Xilinx-ZYNQ7000系列-学习笔记（1）：用XADC测外部温度值

Xilinx-ZYNQ7000系列-学习笔记（1）：用XADC测外部温度值一、XADC简介Zynq器件XADC模块包括2个12比特1MIPS的模数转换器和相关的片上传感器，内置温度传感器和功耗传感器，可实时监测片内结温
赵小琛在路上·2020-07-05 09:37

Xilinx-ZYNQ7000系列-学习笔记（3）：系统复位与启动

Xilinx-ZYNQ7000系列-学习笔记（3）：系统复位与启动一、复位ZYNQ-7000SoC系统中的复位可以由硬件、看门狗定时器、JTAG控制器或软件产生，可用于驱动系统中每个模块的复位信号。
赵小琛在路上·2020-07-05 09:37

Xilinx-PYNQ_Z2系列-学习笔记（12）：使用pynq进行PS和PL的通信方式

的通信方式该博文参考pynq官方手册：https://pynq.readthedocs.io/en/v2.3/overlay_design_methodology/pspl_interface.htmlPS/PL接口ZynqPS
赵小琛在路上·2020-07-05 09:37

Xilinx-ZYNQ7000系列-学习笔记（2）：私有看门狗（AWDT）的使用

Xilinx-ZYNQ7000系列-学习笔记（2）：私有看门狗（AWDT）的使用一、WDT简介在嵌入式系统中，为了使系统在工作异常情况下能自动复位，一般都需要引入看门狗程序，用来监测程序不至于“跑飞”。
赵小琛在路上·2020-07-05 09:06

Zynq 7020笔记之 GPIO MIO 和EMIO的学习

1参考XilinxZYNQ7000+Vivado2015.2系列（四）之GPIO的三种方式：MIO、EMIO、AXI_GPIO2理论指示在PS侧，有PS自己的IOpin，称为MIO,共有54个（编号0-
远航路上ing·2020-07-05 08:59

ZYNQ基础----使用SD卡保存图片（3）

使用ZYNQ向SD卡中写入测试彩条  使用在ZYNQ中有两个A9的arm核，在PS部分可以像单片机那样去访问一些常用的接口。并且Xilinx已经为这些接口的使用提供了库可以在SDK中直接使用。
black_pigeon·2020-07-05 08:33

ZYNQ基础----使用SD卡保存图像（1）

1BMP位图结构  BMP是一种原始的三基色的图像格式，该格式的图像是未经过压缩的图像，BMP在FAT32文件系统的中的存储，有文件头，信息头等部分，这篇博客就是记录将BMP图像数据通过调用FAT32文件系统的函数，从而写入到SD中。  BMP位图可以有16位，24位，32位等，其中16位为RGB565,而24为通常为真彩色图片RGB888，32位图像，除了RGB通道外还有alpha通道，代表图像
black_pigeon·2020-07-05 08:33

ZYNQ7020与PC机的UDP通信实现

由于实验室项目需求开始学习ZYNQ7000系列开发板，了解zunq的udp通信实现，开发板的自带学习资料有基于UDP的QSPIFlashbin文件网络烧写实验，该实验的基本原理如下:首先，在ZYNQ的ARM
蓝小胥·2020-07-05 08:43

ZYNQ patelinux编译的常用编译指令

sourcesettings.sh（在petalinux的工作目录下，每次打开一个新的终端都需要执行一次）2.建立一个新的工程（名字“test”）：petalinux-create-tproject-ntest--templatezynq
心上枫叶红·2020-07-05 08:51

zynq添加GPIO中断程序

//=====内核源码为ADI官方关于AD9361的内核，编译工具为petalinux2015.2，开发板为ZYNQXC7Z100=========一、修改设备树:1.打开petalinux项目下的.
心上枫叶红·2020-07-05 08:19

Zynq学习之路——入门篇I

Zynq开发I在这篇博客中涉及zynq开发的入门环节：MIO、EMIO、调用自定义IP我使用的zynq型号为zynq-7020，相比7010和7000，拥有较多的可编程逻辑资源MIO介绍Zynq7000
HUST_Tony_Wu·2020-07-05 08:19

Xilinx zynq7000

PS:处理系统（ProcessingSystem),与FPGA无关的ARM的SOC的部分。PL:可编程逻辑(ProgarmmableLogic),FPGA部分。PS和PL需分配到不同的电源平面上，PS和PL都有专用的电源引脚，要有独立电源供应路径。PL和PS数据传输的高效接口有两个：AXI（PS主动）和ACP（PL主动）。PL访问DDR可通过AXI接口，可配置成32-bit或者64-bit。PS端
LFZT·2020-07-05 07:11

简谈Xilinx Zynq-7000嵌入式系统设计与实现

今天给大侠带来简谈XilinxZynq-7000嵌入式系统设计与实现，话不多说，上货。
FPGA技术江湖·2020-07-05 07:16

基于ZYNQ-7000的AI加速器设计之整体架构阐述

本次AI加速器的设计，主要利用Xilinx公司的ZYNQ-7000全可编程器件，主要目的是应对人工智能时代算力不足的问题，由于人工智能时代的到来，各种神经网络的训练，数据挖掘，机器视觉和图像处理等算法计算复杂度较高
whustxsk·2020-07-05 07:27

基于ZYNQ-7000的AI加速器设计之GP接口的实现

1、GP接口简介GP接口是ZYNQ-7000系列器件中用于实现PS与PL端进行数据通信的数据接口，GP接口传输数据速率一般较慢，通常用作控制信息的传输，在利用GP接口的时候，PS端的角色是Master，
whustxsk·2020-07-05 07:27

基于ZYNQ-7000的AI加速器设计之PS端（ARM）网络编程（UDP协议）

具体步骤不详细介绍，网上都有教程，器件型号按照实际用的板子的型号选，我这里用的是米联Miz7035的板子工程创建完毕后，在Vivado主页左边有个（创建块设计）createblockdesign，点击创建，然后添加ZYNQ7Proc
whustxsk·2020-07-05 07:27

ZYNQ-7000全可编程片上Soc器件基本知识介绍

一、Soc简单介绍ZYNQ-7000全可编程片上Soc是Xilinx公司采用的是ARM-Cortex-A9双核处理器，处理器以硬核的形式存在于FPGA中。
whustxsk·2020-07-05 07:26

zynq中PL中断程序分析

原文：https://blog.csdn.net/husipeng86/article/details/52206439本文通过分析一个中断例程来了解zynq中断执行过程基础知识ARM体系架构的处理器中通常将低地址
我的代码好多bug·2020-07-05 07:47

利用vivado的ila核抓取读写信号（随时钟周期无变化）

在zynq系列芯片或者其他fpga芯片开发时，使用vivado的ila核进行信号的抓取用于调试是非常方便的方式，例如抓取读取信号判断是否有误，笔者在利用vivado的ila核抓取读写信号遇到了如下问题—
chen_koen·2020-07-05 07:10

ZYNQ下Linux驱动代码的编写

好长时间没有更新博客了，因为最近比较烦躁所以没有心情去写了，今天这篇呢就写一下在ZYNQ上跑linux系统后的驱动代码编写。
叫啥才能不重名呢·2020-07-05 07:04

Xilinx的ZYNQ芯片软件设计说明

1、概述ZYNQ是xilinx推出一个款SOC，其亮点在于FPGA里包含了完整的ARM处理子系统（PS），每一颗Zynq系列的处理器都包含了Cortex-A9处理器，整个处理器的搭建都以处理器为中心，而且处理器子系统中集成了内存控制器和大量的外设
叫啥才能不重名呢·2020-07-05 07:04

【Linux裸机开发】- 蜂鸣器按键输入

蜂鸣器此三级管是PNP型，SNVS_TAMPER1输出低电平的时候Q1导通，即低电平蜂鸣器响，高电平不响代码修改新建beep目录，将led_bsp项目文件全部拷贝到里面再拷贝.vscode添加头文件路径及修改Makefile添加编写蜂鸣器驱动bsp_beep.h#ifndef__BSP_BEEP_H#define__BSP_BEEP_H#include"MCIMX6Y2.h"#include"fs
weixin_dy6667188·2020-07-05 07:07

nanoPc T2裸机开发（三）

---------------------------写在前面已经好久没有玩单片机了，之前玩的stm32根本就不算是学习，只是单纯地使用之前学过的51知识和调用原子的库函数，菜得一匹。有什么不对的地方，还请大家指正，谢谢。参考：http://wiki.friendlyarm.com/wiki/index.php/NanoPC-T2/zh#.E7.BC.96.E8.AF.91U-Boot开发板是使用
logici·2020-07-05 07:46

ZYNQ之生成设备树

1.下载用于生成device-tree文件的资源包2.将压缩包解压后放置在SDK\2015.4\data\embeddedsw\lib\bsp文件下3.打开SDK后进入XilinxTools->Respositories，在LocalRepositories中点击New，找到并加载刚才复制的设备树文件夹目录，然后点击RescanRepositories，点击OK完成配置4.点击File->New-
哈塞给，套离开套·2020-07-05 07:30

pynq z2系列PL和PS开发

PL端启动Vivado，点击创建一个新工程，工程名为pynq_led选择RTL工程选择开发板Boards，在其中选择PYNQ-Z2在左侧导航中选择createblockdesign在工作框中点击加号添加ZYNQ7ProcessingSystem
qq_38769280·2020-07-05 07:54

两列清单法

25件事列表：1、读完严蔚敏的《数据结构》2、弄明白追踪小球的代码3、学习ZYNQ板子4、学习RT-thread5、学习UCOSII6、学习STM32的架构，时钟，及所有外设功能。
漫步人生只为寻你·2020-07-05 06:30

The Zynq Book读书笔记——2 Zynq芯片（“是什么”）

在Zynq的PL部分配上一个或多个MicroBlaze软处理器，用来和ARM处理器协同工作。
小学鸡·2020-07-05 06:49

The Zynq Book读书笔记——1 引言

前言ZynqSoC整合了ARM双核cortex-A9处理器和Xilinx7系列的FPGA架构，使得它不仅拥有ASIC在功耗、性能和兼容性方面的优势，而且具有FPGA硬件可编程的优点。
小学鸡·2020-07-05 06:49

基于ZYNQ的LVDS收发传输仿真

基于ZYNQ的Lvds收发仿真实验1.工程概述：图1.1我们通过分别建立LVDS发送和接收模块，将两者进行互联，实现LVDS数据收发实验。数据源通过编写数据产生模块来实现所需传输的数据。
再见遇见·2020-07-05 06:32

Xilinx ZYNQ学习笔记（一）——使用PS读写SD卡

半年前用经费买的ZYNQ开发板，最近才派上用场。最近正在进行的一些工作需要用到它（没错就是那个离线式数字信号处理系列的），今天来写第一个程序，准备一下后面的数据采集操作。
TerayTech·2020-07-05 06:57

AXI VDMA使用

很多人用zynq平台做视频图像开发，但是对vdma了解比较少，上手起来稍微有些困难，我针对这一现象，做了一个基于vivado和modelsim的仿真和应用测试工程，并写篇文章做些介绍，希望能对大家有帮助
大器晚不成·2020-07-05 06:41

在EBAZ4205 zynq7010上运行AXI_DMA中断回环测试

在EBAZ4205zynq7010上运行AXI_DMA_loop_interrupt整体的布局图这是上面的一张接口图下面对每个模块附上截图AXI_DMA的输出mm2s_introut、s2mm_introut
暖暖的时间回忆·2020-07-05 05:19

Linux环境下OK6410裸机开发详解

关于ok6410的裸机开发资料，大多都是windows下的，使用RVDS编写裸机程序，并编译烧录到开发板上运行，但是我整了很久也没在windows10上将环境装好，又懒得装一个xp的虚拟机，所以就摸索在
Zoro_97·2020-07-05 05:47

PYNQ (ZYNQ)SPI控制器简介 SPI协议原理

SPI协议SPI（SerialPeripheralinterface），串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。是一种高速的，全双工，同步的通信总线，在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200.SPI接口主要应用在EEPROM
rrr2·2020-07-05 05:57

PYNQ（zynq） PS端+PL端gpio使用 实现软件驱动按键点led灯

step1：blockdesign调用zynq核step2：这里用两个gpio核，分别作为button和led输入输出
rrr2·2020-07-05 05:56

一步一步学习zynq

一步一步学习zynq阴差阳错的选了xilinx的板子zedboard，不管这里的水有多深都的要趟过去了，没有回头路。想想自己嵌入式的一大块空白，就有点后背发凉，硬着头皮往前冲。
吾尹先森·2020-07-05 05:07

vivado中ZYNQ详解(主要用于PS和PL之间的工作衔接)

可进qq群进行相关Verilog知识交流：1073030956AXI的理解AXI（AdvancedextensibleInterface）协议主要描述了Master设备和Slave设备之间的数据传输方式，Master设备和Slave设备之间通过握手信号建立连接。当Slave设备的数据准备好时，会发出和维持VALID信号，表示数据有效；当Master设备准备好接收数据时，会发出READY信号。数据只
悟影生·2020-07-05 05:36

ZYNQ的Linux开发--使用SDK生成设备树

开发环境：Windows下的Vivado套件LinuxubuntuStep1:首先从XilinxGitHub上下载DeviceTreeGenerator（设备树生成器）的BSPhttps://github.com/Xilinx/device-tree-xlnx/pulls并将其复制到SDK的安装目录下Step2：配置SDK开发环境，XilinxTools->Repositories,在LocalR
恰_同学少年·2020-07-05 05:33
上一页 38 39 40 41 42 43 44 45 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他