E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ
ZYNQ
芯片AXI 协议和PL和PS接口互联
AXI协议
Zynq
可扩展平台的性能不仅在于PS与PL的功能强大,最大的优势在于能把二者联合起来使用以形成完整体系。其中,起到至关重要作用的就是通过AXI总线协议实现两部分的紧密联合。
chinamaoge
·
2020-07-04 13:35
FPGA
AXI
ZYNQ
基于HLS的视频缩放测试
测试使用模块:OV5640摄像头,LCD(RGB接口)屏、
ZYNQ
FPGA开发板。放大测试:将720P分辨率图像放大到1080P。
chenwanzui2526
·
2020-07-04 13:03
ZYNQ
-702裸机之MIO使用
ZYNQ
-702裸机之MIO使用1.硬件环境搭建-将时钟从PS的FCLK_CLK0连接到PL的M_AXI_GP0_ACLK-双击
ZYNQ
,进行下图操作-702的MIO10连接着LED–DS23然后进行,
chaorwin
·
2020-07-04 12:35
ZYNQ入门系列
ZCU102资源整理
ZCU102开发(1)运行基于ubuntu文件系统的Linuxhttps://blog.csdn.net/telantan/article/details/73928695Xilinx
Zynq
UltraScale
ccwwff
·
2020-07-04 12:43
5.
技术杂项
7.
IC设计
ZYNQ
(七)PL端的中断请求
ZYNQ
的中断框图:
ZYNQ
使用两个cortex-A9处理器(CPU)以及GIC(GenericInterruptController)中断控制器。
人无再少年97
·
2020-07-04 12:05
ZYNQ
学习(一)搭建最小系统 Hello World实验
使用vivado完成基于
zynq
平台的嵌入式系统设计,Xilinx为了尽量简化设计流程,提供如下两个主要设计工具:(1)VivadoIDE中的IPIntegrator,将基于处理器的设计连接在一起,以图形化的方式设置器件
人无再少年97
·
2020-07-04 12:05
ZYNQ
(四)封装User IP
用户同样可以自己编写硬件描述语言(HDL),然后封装成IP来使用。本节的内容即自己封装一个IP,再使用SDK进行debug(1)创建vivado工程(加入led.v流水灯代码)moduleled(inputclk_100MHZ,inputrst_n,outputreg[3:0]led);reg[31:0]cnt;always@(posedgeclk_100MHZornegedgerst_n)beg
人无再少年97
·
2020-07-04 12:05
学习
ZYNQ
之FPGA13.1(串口)
输入信号为时钟信号和复位信号,输出信号为uart_data和uart_done,并且定义寄存器类型串口接收模块:module(inputsys_clk,inputsys_rst_n,inputuart_rxd,outputreg[7:0]uart_data,outputreguart_done)parameterCLK_FREQ=50_000_000;parameterUARS_BPS=11520
带刺的小乌龟
·
2020-07-04 12:00
FPGA
学习
ZYNQ
之FPGA14(RGB_LCD彩条实验)
本次实验需要编写4个模块,分别为ID读取模块,时钟分频模块,LCD显示模块和LCD驱动模块。ID读取模块:实验中每次复位后,ID的读取只有一次。modulerd_id(inputclk,inputrst_n,input[23:0]lcd_rgb,outputreg[15:0]lcd_id);regrd_flag;always@(posedgeclkornegedgerst_n)beginif(!r
带刺的小乌龟
·
2020-07-04 12:00
FPGA
学习
ZYNQ
之FPGA12(时钟IP核)
本次实验为使用时钟IP核,输入信号有时钟信号,复位信号;输出信号为需要得到的频率。管脚信息如上。首先在IPCatalog中找到时钟向导clockingwizard进行设置;module(inputsys_clk,inputsys_rst_n,outputclk_100m,outputclk_100m_108deg,outputclk_50m,outputclk_25m);//例化程序,在IPsou
带刺的小乌龟
·
2020-07-04 12:00
FPGA
学习
ZYNQ
之FPGA11(呼吸灯)
本次实验为呼吸灯实验,实际上是调节占空比程序的编写,通过占空比的变化使led灯有亮到灭,由灭到亮。输入信号为时钟信号和复位信号,输出信号为led信号。占空比变化原理如下图:实验中用到的led灯为核心板上的led灯,管脚号为J16。modulebreath_led(inputclk,inputrst_n,ouputled);reg[15:0]period_cnt;reg[15:0]duty_cycl
带刺的小乌龟
·
2020-07-04 12:59
FPGA
学习
ZYNQ
之FPGA9(按键控制led灯)
上图为控制led灯的设计图,输入信号包括时钟信号、复位信号、两位的key信号(需要注意的是按键按下为低电平),输出信号为两位led的信号。程序中的输出端口led需要在always语句中赋值,所以定义成reg类。,比较难绕的是led_ctrl,它代表的是每隔0.5秒变化一次。modulekey_led(inputclk,inputrst_n,input[1:0]key,outputreg[1:0]l
带刺的小乌龟
·
2020-07-04 12:59
FPGA
学习
ZYNQ
之FPGA3(vivado软件熟悉)
以led闪烁对vivado软件进行熟悉。1.新建工程打开QucikStart部分的createProject新建一个工程,其他两个分别是打开工程和打开一个模板工程。2.设计输入文件保存路径全英文PTLProject:按照常规开发流程Post-synthesisProject:需要导入源文件和综合后工程I/OPlanningProject:I/O工程importProject:导入工程Example
带刺的小乌龟
·
2020-07-04 12:29
FPGA
vitis_zcu102_2_Vitis 实现 Bare-Metal 工程
建立BlockDesign,添加
Zynq
UltraScale+MPSoc的IP点击RunBlock
bt_
·
2020-07-04 12:55
Vitis
FPGA
vitis
zcu102
bare-metal
PS 和 PL 互联技术之AXI接口
(一)AXI接口如何设计高效的PL和PS数据交互通路是
ZYNQ
芯片设计的重中之重。
肃宁老赵
·
2020-07-04 12:00
ZYNQ
玩转
zynq
7020开发板——PS利用AXI接口读取STLM75和XADC
有幸获得米尔Z-turnBoard试用体验,Z-turnBoard是采用xilinx
zynq
7020系列处理器设计的一款FPGA+ARM的嵌入式单板。
bishen1574
·
2020-07-04 12:52
ZYNQ
7000 uboot实现两级引导及加载FPGA程序
ZYNQ
7000uboot实现两级引导及加载FPGA程序这里主要是针对qspiflash启动,然后uboot源码为xilinx-v2019.2版本。
如之
·
2020-07-04 11:35
zynq
Zynq
UltraScale+ MPSoC Ubuntu part 2 - Building and Running the Ubuntu Desktop From Sources
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841937/
Zynq
+UltraScale+MPSoC+Ubuntu+part+2+-+
写写代码想想她
·
2020-07-04 11:10
zynq
Linux
ZYNQ
中断使用入门基础教程
http://www.elecfans.com/emb/fpga/20171122583385.html任何一个嵌入式系统级的设计都离不开中断,对于拥有双cotex-A9的
Zynq
来说也一样。
写写代码想想她
·
2020-07-04 11:38
zynq
zynq
7000 | 如何生成从Flash和SD卡启动的镜像文件
在《
ZYNQ
-7000使用总结(3)——PS和PL部分配合使用》中,我们已经可以将PL与PS部分一起使用,并且通过JTAG下载到板子运行。
写写代码想想她
·
2020-07-04 11:38
zynq
Zynq
-Linux移植学习笔记之12-gpio驱动配置
原文链接:https://blog.csdn.net/zhaoxinfan/article/details/702335491、硬件配置要启用GPIO,首先需要硬件支持,在vivado下进行
zynq
内GPIO
写写代码想想她
·
2020-07-04 11:38
zynq
Linux
Zynq
MP PL-PS中断
https://wenku.baidu.com/view/9b560b1bc850ad02df80414d.htmlhttp://www.pianshen.com/article/557075140/https://www.cnblogs.com/kevin-heyongyuan/p/7492299.htmlhttps://forums.xilinx.com/t5/Embedded-Process
写写代码想想她
·
2020-07-04 11:08
zynq
Zynq
-7000能干什么
Zynq
-7000能干什么1背景知识因为
Zynq
-7000PS(ProcessingSystem)端嵌入了Cortex-A9ARM处理核以及PL(ProgrammableLogic)端为基于Kintex
微信公众号:FPGA开源工作室
·
2020-07-04 11:00
FPGA
Zynq
-7000 rgb2ycbcr IP的创建与使用
Zynq
-7000rgb2ycbcrIP的创建与使用作者:OpenSLee1背景知识IP(IntellectualProperty)在嵌入式FPGA设计中,指的是某些设计好的模块,分为软件模块和硬件模块
微信公众号:FPGA开源工作室
·
2020-07-04 11:59
FPGA
ZYNQ
笔记(0):C语言基础知识复习
ZYNQ
的SDK是用C语言进行开发的,C语言可以说是当今理工类大学生的必备技能。我本科学C语言时就是对付考试而已,导致现在学
ZYNQ
是一脸懵逼。现在特开一帖,整理一下C语言的基础知识。
微信公众号:FPGA开源工作室
·
2020-07-04 11:59
zynq
linux学习笔记
1、启动nfs_server/etc/init.d/nfs-kernel-serverstart2、查看nfsserver路径showmount-e3、开发板nfsserver同步mount-tnfs192.168.1.119:/home/ni/Downloads/nfs_server/mnt4、查看虚拟机上的nfs_server目录下的文件系统是否已经通过网络映射到开发板的/mnt文件夹ls/m
arris1992
·
2020-07-04 11:55
zynq
linux
zynq
平台PS端对DDR绝对地址访问
当PL端需要通过AXI总线访问DDR时,而PS端同样要访问到DDR,为了实现PL和PS对相同地址访问,可以通过定义变量到绝对地址的方法。1.单个变量当只有一个变量情形下,可以定义一个指向DDR内存中的指针,比如:int*p=(int*)(0x100000);2.数组对于数组不能用分配指针的方式来分配地址,这样在通过指针写或者读数据时,有可能同其它变量发生冲突。需要修改linkergenerator
apple^?
·
2020-07-04 11:02
电子电路
zynq
zynq
上KEY按键中断驱动编写
#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#include#define__devinit#define__devexit
apple^?
·
2020-07-04 11:31
C/C++
ZYNQ
7000基于linux3.0操作系统驱动分析——GPIO驱动
ZYNQ
7000系列是XILINX公司新推出的一款SOC芯片系列,最大的特点是实现了处理器(PS)和可编程逻辑(PL)的紧密集成,用XILINX的ISE工具不但可以实现可编程逻辑的常规设计,又可以针对处理器端进行优化定制
AMOROUS
·
2020-07-04 10:37
ZYNQ
Xilinx
zynq
MP开发基本步骤
1)使用Vivado工具生成.hdf文件,比如ZU9_cpu.hdf2)使用SDK工具生成FSBL。FSBL的作用主要是初始化PLL,DDR,MIO管脚分配,烧写FPGA,运行uboot等。核心代码代码位于psu_init.c中。3)生成uboot4)使用bootgen工具生成BOOT.BIN文件,bootgen需要使用.bif文件做输入。bif指导那个文件用作输入,targets等//arch=
ambercctv
·
2020-07-04 10:31
Zynq
SOC学习笔记之设备树
一.概述DTS即DeviceTreeSource设备树源码,是一种描述硬件的数据结构以树状节点的方式描述一个设备的各种硬件信息细节:CPU、GPIO、时钟、中断、内存等,形成类似文本文件dts,直接透过它传递给Linux,使得驱动程序与硬件分离,只需要修改dts文件,便能实现需求。设备树易于扩展,硬件有变动时不需要重新编译内核或驱动程序,只需要提供不一样的dtb文件。以飞凌MX6UL-C为例当需要
浩瀚之水_csdn
·
2020-07-04 10:45
Xilinx
SoC学习之路
基于
ZYNQ
的机器视觉应用实例
什么是机器视觉机器视觉是一项综合技术,包括图像处理、机械工程技术、控制、电光源照明、光学成像、传感器、模拟与数字视频技术、计算机软硬件技术(图像增强和分析算法、图像卡、I/O卡等)。一个典型的机器视觉应用系统包括图像捕捉、光源系统、图像数字化模块、数字图像处理模块、智能判断决策模块和机械控制执行模块。机器视觉在工业市场的应用用机器视觉技术取代人工,可以提供生产效率和产品质量,因此机器视觉技术广泛应
浩瀚之水_csdn
·
2020-07-04 10:45
嵌入式SOC
相关知识汇总
Xilinx
SoC学习之路
xilinx SoC学习笔记之PetaLinux
该解决方案旨在提升设计生产力,可与Xilinx硬件设计工具配合使用,以简化针对Versal、
Zynq
®UltraScale+™MPSoC、
Zynq
®-7000SoC{12}和MicroBlaze™的Linux
浩瀚之水_csdn
·
2020-07-04 10:14
Xilinx
SoC学习之路
Zedboard--
zynq
开发和启动
Zedboard--
zynq
开发和启动懒兔子博客:http://blog.csdn.net/nightseas
Zynq
开发,
zynq
的开发有四种方式,纯PL开发,纯PS开发(helloworld),PS
a746742897
·
2020-07-04 10:37
ZedBoard
学习笔记
基于
zynq
XC7Z100 FMC接口通用计算平台 XC7Z100
二、基础接口和性能使用
Zynq
-7000SoCXC7Z100对嵌入式应用进行快速原型设计以实现优化支持包含DualARMCortex-A9核处理器的嵌入式处理P
a7257825
·
2020-07-04 10:36
ZYBOZ7从入门到进阶-5 一zyboz7实现PS-PL端的交互:ps端+pl端开关控制LED
Zynq
是以PS端的ARM处理器系统为核心的,PS端和PL端是通过AXI总线,并且Xilinx已经提供了各种AXI通信的
a646123070
·
2020-07-04 10:58
zyboz7
ZYNQ
的VDMA采集OV5640视频数据通过HDMI接口显示
在
ZYNQ
上调试OV5640并用HDMI显示出来这个实验简直就是一部血泪史啊!!有木有!!一个小小的摄像头,调了4天。因此我准备把这次痛苦的经历和全部经验、细节写出来,以供记录学习
ZYNQ
的心酸历程。
不会焊电路
·
2020-07-04 09:47
ZYNQ
VDMA
OV5640
ZYNQ
zedboard 装载 ubuntu16.04 之linux开发
ZedBoard是基于Xilinx
Zynq
™-7000扩展式处理平台(EPP)的低成本开发板。对于ZedBoard装载linux貌似可以这样理解,是从SD卡中启动linux。
掺杂躁动的选手
·
2020-07-04 09:10
zedboard
zynq
linux
Xilinx
zynq
USB开发
参考U-BootUSBDriver
Zynq
LinuxUSBDeviceDriverU-BootUSBDriver
Zynq
-7000APSoCUSBMassStorageDeviceClassDesignExampleTechtip
Zynq
黑客三遍猪
·
2020-07-04 09:52
linux内核与驱动开发
Xilinx ZC706 ADV7511使用
参考LinuxwithHDMIvideooutputontheZED,ZC702andZC706boardsADV7511XilinxEvaluationBoardsReferenceDesign
Zynq
黑客三遍猪
·
2020-07-04 09:52
linux内核与驱动开发
Xilinx
Zynq
开发教程
QQ技术交流群:852283276B站教学视频合集:点我xilinx
zynq
介绍芯片架构armcpupl可编程逻辑部分开发环境搭建首先Xilinx开发armcpu的工具有两种:裸机开发和嵌入式linux
黑客三遍猪
·
2020-07-04 09:21
教程
xilinx
zynq
zynq
mp nvme SSD使用
参考ConnectinganSSDtoanFPGArunningPetaLinux
zynq
板卡zc706,接口:PL端PCIeGen2x4,三星970pro1TB,这基本是
zynq
上面PCIeRoot的性能
黑客三遍猪
·
2020-07-04 09:21
存储
xilinx
zynqmp
pcie
nvme
玩转ebit EBAZ4205
zynq
矿机控制卡
参考基于Z7010的EBAZ4205矿板改造EBAZ4205
ZYNQ
7Z010裸机程序NAND固化JTAG调试方法
ZYNQ
–矿机通信控制板
zynq
7010之EBAZ4205入门改造介绍Column1Column2
黑客三遍猪
·
2020-07-04 09:21
FPGA
Xilinx
zynq
CAN使用
驱动socketCAN驱动can4linux下载地址已经迁移到Gitlab,can4linux应用基于MCP2515的LinuxCAN总线驱动程序设计(一)LinuxCAN总线驱动与canutilscan-utils接口测试方法*linux(ubuntu)系统下can调试工具canutils和iproute的编译应用基于MCP2515的LinuxCAN总线驱动程序设计(一)socketcan编程*
黑客三遍猪
·
2020-07-04 09:21
linux内核与驱动开发
Xilinx
zynq
mp cpu主频控制
参考CPUfrequencyscalingCommonClockFramework内核启动打印[2.926159]cpufreq:cpufreq_online:CPU0:Runningatunlistedfreq:1333333KHz[2.933381]cpucpu0:dev_pm_opp_set_rate:failedtofindcurrentOPPforfreq1333333320(-34)[
黑客三遍猪
·
2020-07-04 09:21
linux内核与驱动开发
Xilinx
zynq
万兆网使用与优化
方法使用vivado2015.2.1和petalinux2015.2.1,采用axi-10g-ethernetIP核,这个IP核感觉现在xilinx已经不在维护了。bug这个版本的linux内核感觉有bug,napi_schedule后并没有调用napi的poll函数,导致无法收包,排除了FPGA的程序问题,看来需要升级内核了。两个万兆网不能同时up,否则第二个网口不能工作,这肯定是内核有问题。s
黑客三遍猪
·
2020-07-04 09:20
linux内核与驱动开发
[Xilinx
ZYNQ
] #3
ZYNQ
工程开发流程 (Vivado)
ZYNQ
工程开发流程(1).在Vivado上新建工程,增加一个嵌入式的源文件。(2).在Vivado里添加和配置PS和PL部分基本的外设,或需要添加自定义的外设。
Zenor_one
·
2020-07-04 09:03
[Xilinx
ZYNQ]
vivado各文件含义及部分操作区别(第一讲)
locationNum=91、ipcatalog和ipintegrator的关系:如图ipcatalog中是
zynq
封装好的ip的路径,而ipintegrator字面意思就是ip集成,就是将各种添
存储小哥Bucker
·
2020-07-04 09:46
FPGA
PYNQ开发板使用-PS-helloworld
同样启动方式使用JTAG启动首先需要对
ZYNQ
开发流程有一定的了解,
ZYNQ
开发需要先创建vivado工程,在其中将PL端和PS端都配置完毕后需要导出设计,然后再启动SDK进行PS端开发。
YGLeeeon
·
2020-07-04 09:12
嵌入式开发实践
PYNQ
ZYNQ
SoC嵌入式开发(一):配置SD卡作为根文件系统
本文介绍了在利用PetaLinux工具为
ZYNQ
SoC定制Linux系统时,如何构建挂载在SD卡上的根文件系统。一手资料参考自ug1144。
惟有饮者留其名
·
2020-07-04 09:34
PetaLinux
上一页
36
37
38
39
40
41
42
43
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他