axi4 第3页

带你快速入门AXI4总线--AXI4-Lite篇（2）----XILINX AXI4-Lite接口IP源码仿真分析（Slave接口）

写在前面在AXIS篇中，我们打包了2个AXI4-Stream接口的IP（一主一从）（带你快速入门AXI4总线--AXI4-Stream篇（2）----XILINXAXI4-Stream接口IP源码仿真分析

孤独的单刀·2021-11-25 20:00

快速入门AXI4总线（2）----XILINX AXI4-Stream接口IP源码仿真分析

1、带AXIS接口的自定义IPVivado在打包IP核的时候提供了AXI4-Stream的接口，接下来分别例化两个IP，一个MASTER，一个SLAVE。将两个接口直接相连，观察Vivado提供的例程，来观察AXI4-Stream的具体实现过程。手把手教你打包一个自己的VivadoIP核https://blog.csdn.net/wuzhikaidetb/article/details/12121

孤独的单刀·2021-11-22 20:40

米联客FDMA及其控制器代码逐行讲解，全网最细，不接受反驳

一般是图像三帧缓存于DDR3，然后再读出显示，DDR3操作很复杂，所以Xilinx官方出了个MIG的IP核供开发者使用，但对于像我这样的little_white来说，操作MIG的用户接口还是不方便，所以又有了挂载AXI4

健康奶·2021-11-16 14:41

Xilinx AXI4总线介绍

2010发布的AMBA4.0包含了AXI的第二个版本AXI4。AXI4包含3种类型的接口：1）AXI4：主要面向高性能地址映射通信的需求；2）AXI

长弓的坚持·2020-09-15 06:34

AXI4交换机制

AXI4交换机制接口与互联一个典型的系统主要是由一个主设备和从设备连接组成的，它们通过某种形式的互连组合在一起，如图4‑21所示。

碎碎思·2020-09-15 04:46

AXI总线详解-AXI4读写操作时序及AXI4猝发地址及选择

AXI4读操作图4‑15读通道架构如上图所示，主设备向从设备通过读地址通道指定读数据地址及控制信号，从设备通过读数据通道将指定地址上的数据传输给主设备。

碎碎思·2020-09-15 04:04

AXI协议中的通道结构

AXI4协议基于猝发式传输机制。在地址通道上，每个交易有地址和控制信息，这些信息描述了需要传输的数据性质。

碎碎思·2020-09-15 04:03

FPGA项目——基于AXI4总线的RAM读写

基于xilinxIP核BlockMemoryGneratorV8.3AXI总线读写协议简介在vivado上仿真实现IP核配置一共两种选择，我们选择AXI4testbench代码如下：`timescale1ns/1ps////Company://Engineer:////CreateDate:2018/12/1715:06:05//DesignName://ModuleName:sim//Proje

54lishanshanhahahaha·2020-09-13 20:46

Cache学习小结

今天在做AXI4总线传输协议的时候，遇到AWCACHE和ARCACHE信号需要给赋值，发现有Write-through、Write-back和No-allocate、Read-allocate、Write-allocate

tc_xjyxhd·2020-09-13 19:02

深入 AXI4 总线（一）握手机制

VALID/READY握手机制AXI总线共有5个独立的通道，分别为写地址，写数据，写回应，读地址，读数据通道。5条通道相互独立，有一些细小的差别，但共同使用一套握手机制：VALID/READY机制。VALID/READY机制这个赛高啊，这个好啊，ARM的手册上这么夸：作为一种双向流控机制，VALID/READY机制可以使发送接收双方都有能力控制传输速率。发送方置高VALID信号表示发送方已经将数据

简单同学·2020-09-13 19:13

AXI4、AXI-lite、AXI-Stream总线协议学习笔记

关于AXI4协议在VIVADO中随处可见，要想用好VIVADO中的IP核，必须要好好学习一下AXI4总线，网上关于AXI4的笔记资料有很多，我也只是拿过来总结一下，算是转载吧AXI总线和AXI接口以及AXI

R@·2020-09-13 18:23

AXI_02 AXI4总线简介（协议、时序）

本篇文章内容在各大资料上都可找到，内容摘自专业书籍，这里作为该系列文章的原理篇。由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此：https://blog.csdn.net/qq_33486907/article/details/88289714《AXI_01《AXI总线系列文章》由来》目录1简介2AXI总线2.1三种A

比特电子工作室·2020-09-13 18:05

AXI4学习（1）—AXI简介和AXI架构是什么？

目录AXI简介和AXI架构是什么？AXI简介有关建议：AXI知识：优点和特点：优点：特点（关注：AXI架构（AXIArchitecture）：读操作架构：写操作架构：架构小结：小结：AXI简介和AXI架构是什么？AXI简介AMBA(AdvancedMicrocontrollerBusArchitecture)协议是由ARM公司制定的用于片上系统内部的功能模块之间互联和管理的规范。2003年ARM推

易逍遥D·2020-09-13 17:25

AXI memory mapped to PCI Express 理解及仿真

AXImemorymappedtoPCIExpress系统框图功能分析此ip可以分为两部分，AXIMM/Sbridge+AXI-SEnhancedpcie.AXIMM/Sbridge用户侧逻辑接口为标准AXI4

zzyaoguai·2020-09-13 12:23

AXI 总线详解

其中三种AXI总线分别为：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输

虹科FPGA·2020-09-04 10:08

FPGA基础知识（十）DMA与AXI4总线

背景：FPGA的系统搭建中必定出现DMA和AXI总线的相关内容。目的：介绍DMA与AXI总线的相关知识，以便理解与应用。相关内容：FPGA基础知识（一）UG998中FPGA相关的硬件知识与基本结构FPGA基础知识（四）UG902RTL仿真与输出FPGA基础知识（六）UG586MermoyInterfaceSolutions内存接口的生成与使用FPGA基础知识（七）片上单片机vivadoHLS硬件化

祥瑞Coding·2020-08-24 17:40

使用SystemVerilog简化FPGA中的接口

FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。

猫叔Rex·2020-08-23 08:10

ZYNQ基础----通过AXI4接口从内存中读出数据

但是并没有具体实现的例子，今天就通过一个AXI4接口的读时序，来完成从内存中读出数据的这么一个操作。AXI4接口的读时序如下图所示，首先给出读取的内存地址，然后将数据从内存中读出。

black_pigeon·2020-08-22 22:31

ZYNQ AXI总线介绍

/details/80055113https://blog.csdn.net/lkiller_hust/article/details/513448191、协议简介zynq内部有三种AXI总线：（1）AXI4

gdboyi·2020-08-22 22:11

深入AXI4总线- [五] AXI4的兄弟协议

知乎用户ljgibbs授权转发本系列我想深入探寻AXI4总线。不过事情总是这样，不能我说想深入就深入。当前我对AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻AXI4。

空白MAX·2020-08-21 20:16

深入AXI4总线-[三]传输事务结构

知乎用户ljgibbs授权转发本系列我想深入探寻AXI4总线。不过事情总是这样，不能我说想深入就深入。当前我对AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻AXI4。

空白MAX·2020-08-21 20:16

Xilinx AXI4总线概述

1ZYNQ-7000与AXI1.1AXI总线概述1.1.1三种类型ZYNQ支持AXI4-Lite，AXI4和AXI4-Stream三种AXI（AdvancedeXtensibleInterface）总线协议

dwp1147170607·2020-08-20 17:18

AXI用户指南——学习笔记（1）

之后AMBA4.0引入了AXI的第二个版本AXI4，于2010年发行。AXI4包括三中类型的接口：AXI4——针对高性能内存映射（high-performanceme

有点小意思·2020-08-17 16:16

AXI4-lite总线读写Verilog可综合设计——可用于JESD204核配置

目录AXI4系列总线简介AXI4-lite总线通道信号时序要求读写的时序图写时序的可综合程序读时序的可综合程序JESD的AXI配置调试心得AXI4系列总线简介AdvancedeXtensibleInterface

king阿金·2020-08-16 20:02

AXI 总线基本概念1 - 如何理解outstanding传输

在AXI4的总线规范中提到AXI4的总线特性之一：Supportforissuingmultipleoutstandingaddresses.从字面理解，outstanding表示正在进行中的，未完成的意思

tbzj_2000·2020-08-16 01:34

深入 AXI4 总线（三）突发传输机制

本文参考AMBA®AXIandACEProtocolSpecification来写本系列我想深入探寻AXI4总线。不过事情总是这样，不能我说想深入就深入。当前我对AXI总线的理解尚谈不上深入。

简单同学·2020-08-08 17:34

FPGA实践教程（六）AXI-Lite实现PS与PL通信

背景：PS与PL的通信方式有AXI4，AXI-Lite，AXI-Stream。之前实现的为AXI-Streams（sidechannel），并且编译环境为linux编译环境。

祥瑞Coding·2020-08-05 15:45

Vivado中AXI接口简介

2、接口标准AXI协议，包括3种接口标准：AXI4

LuoYao_Yang·2020-08-05 12:53

HLS学习（二）Using AXI4 Interfaces

第一部分AXI4-StreamInterfaces暂时不细看。第二部分AXI4-LiteInterface作用：useanAXI4-LiteinterfacetoallowthedesigntobecontrolledbyaCPUormicrocontroller。HLS会自动给各个使用axilite接口的port分配地址，会在驱动文件里提供地址。如果想自己显式的指明地址，可以使用offset选项

crazyeden·2020-08-05 12:07

使用SystemVerilog简化FPGA中的接口

FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。

数字积木·2020-07-30 21:38

PYNQ-Z2 初识(十二) 自定义IP核，通过PWM IP核实现led呼吸灯

首先第一步肯定是创建工程和添加zynq创建IP然后就是创建一个新的自定义ip了创建一个AXI4的外设完成之后点击左侧的IPCatalog，可以找到刚才创建的IP，右键Editin

豆沙粽子好吃嘛!·2020-07-29 20:14

AXI4总线协议

新一代FPGA中采用的基本都是AXI4总线协议，例如与slaver侧的DMA或DDR等通信。这篇讲AXI4的博文感觉讲的很清楚。

Next_FSE·2020-07-29 16:43

AXI3和AXI4协议详细说明

本文基于ARM官方文档《AMBAAXIandACEProtocolSpecification》因为AXI3和AXI4协议大部分相同，小部分不同，在官方文档中也是一起介绍的，所以本文将一起说明AXI3和AXI4

正直的阿康·2020-07-28 11:12

AXI4 4.0 FULL 总线协议信号详细定义

1、概述AXI协议是ARM制定的高速接口协议，支持在主从设备间提供高性能、高频率的系统通信。并且在XILINXVIVADO中绝大部分的IPCORE都支持AXI接口，掌握AXI协议意味着你可以很方便的使用赛灵思的各类IPCORE。1.1、分类AXI4.0总线主要有以下三类分别适用于不同场景：AXI4.0FULL:面向高性能地址映射，支持突发事件读写，也就是写一次地址，可以传输高达256次数据，数据速

msgoc·2020-07-28 04:38

Jtag To Axi4 debug 读写寄存器的tcl脚本封装

把下列代码保存为.tcl或者.txt文本保存在某个路径下打开vivado,在tclconcle中输入“source文件路径”，将脚本加载至工具中后，例如读寄存器地址32'h12345678的命令为："ReadReg0x12345678"，此时便会返回寄存器的值，而不用每次都输入繁琐的一串命令。写命寄存器则需要输入地址和数据，例如写寄存器地址32‘h12345678的值为0x3,"WriteReg0

weixin_30823001·2020-07-12 07:30

ZYNQ基础----通过AXI4接口向内存中写入数据

black_pigeon·2020-07-08 01:08

随笔~~fifo的简单实现（ise）

1.在ise软件中，调用了一个8x256的同步fifoIP核，其主要配置如下图所示，接口类型选择了Native,而AXI4类型

逍遥~·2020-07-07 12:08

简单易懂的AXI_Lite 总线详解

AXI总线与ZYNQ的关系AXI（AdvancedeXtensibleInterface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了AXI4

胡闹儿·2020-07-07 09:09

ug871-vivado-high-level-synthesis-tutorial第4章lab4中文

接口综合lab4:实现AXI4接口概述这个练习说明了在I/O端口中指定AXI4总线接口，这个练习除了增加AXI4接口外还展示了如何创建一个用接口和逻辑指令一起优化的设计。

zhulei5478565·2020-07-06 13:07

Xilinx中DDS IP的讲解与使用

这篇博客我们也首次引入了Xilinx中blockdesign的设计方法，由于AXI4总线的出

朽月·2020-07-06 12:23

ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互

ZYNQ上的总线协议有AXI4,AXI4-Lite,AXI4-Stream三种总线协议。而PS与PL之间的接口（AXI-GP、AXI-HP、AXI-ACP）只支持AXI4与AXI4-Lite这两种总

yohe12·2020-07-06 11:31

ZYNQ AXI4(AXI-full)总线学习（二）建立仿真

1.简述使用vivado自定义封装axi-fullmasterIP，同时也封装一个slaveIP方便仿真观察信号。2.封装IP1）打开vivado，进行如下操作2）选择axi选项3）改下名字4）选择full类型，选择Master，点击next5）最后默认选择将IP添加到IP库，现在不用编辑。6）slave的和上面一样流程，记得改名，最后设置如图默认。3.建立bd工程过程我就不说了，大家应该都会。4

宏强子·2020-07-06 02:49

ZYNQ--从入门到起飞--AXI总线接口分析(LITE)

其中三种AXI总线分别为：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输

ZKERK·2020-07-06 02:16

AXI4协议学习（二）：burst & 读写response

复习：AXI协议中用到的一些术语AXITransaction：thecompletesetofrequiredoperationsontheAXIbusformtheAXITransactionAXIBurst：anyrequiredpayloaddataistransferredasanAXIBurstAXIBeats：aburstcancomprisemultipledatatransfers

风吹哪儿呢·2020-07-05 18:37

AXI4协议学习（三） Transaction属性（ARCACHE和AWCACHE信号）

Modifiable和Non-modifiabletransaction注：用AxCACHE[3:0]表示ARCACHE[3:0]信号或者AWCACHE[3:0]信号Non-modifiabletransaction★Non-modifiable：当AxCACHE[1]=Low，则是Non-modifiable★Non-modifiabletransaction不能被拆分成多个transactio

风吹哪儿呢·2020-07-05 18:37

AXI4协议学习（一）：VALID和READY握手信号

建议读者参考"AMBA®AXI™andACE™ProtocolSpecification：AXI3™,AXI4™,andAXI4-Lite™ACEandACE-Lite™"下载地址链接：https://

风吹哪儿呢·2020-07-05 18:37

Xilinx-ZYNQ7000系列-学习笔记（10）：AXI总线

其中三种AXI总线分别为：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输

赵小琛在路上·2020-07-05 09:08

FPGA Vivado AXI _DMA IP介绍

Features•符合AXI4标准；（Compliant合规）•可选分散/收集直接内存访问（DMA）支持•A

风中少年01·2020-07-05 03:26

学习笔记20151211——AXI4 STREAM DATA FIFO

AXI4STREAMDATAFIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。在使用该IP核之前，我们应该熟悉该IP核的各种参数设定的含义。上图则是该IP核的参数设定界面（开发环境为VIVADO2015.1），点击左上角的Documentation，下拉框中选择ProductGuide

WinThor_2015·2020-07-05 03:42

ZYNQ 、AXI协议、PS与PL内部通信

ZYNQ、AXI协议、PS与PL内部通信三种AXI总线分别为：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口

liuzq·2020-07-04 22:32

推荐频道

axi4

带你快速入门AXI4总线--AXI4-Lite篇（2）----XILINX AXI4-Lite接口IP源码仿真分析（Slave接口）

快速入门AXI4总线（2）----XILINX AXI4-Stream接口IP源码仿真分析

米联客FDMA及其控制器代码逐行讲解，全网最细，不接受反驳

Xilinx AXI4总线介绍

AXI4交换机制

AXI总线详解-AXI4读写操作时序及AXI4猝发地址及选择

AXI协议中的通道结构

FPGA项目——基于AXI4总线的RAM读写

Cache学习小结

深入 AXI4 总线（一）握手机制

AXI4、AXI-lite、AXI-Stream总线协议学习笔记

AXI_02 AXI4总线简介（协议、时序）

AXI4学习（1）—AXI简介和AXI架构是什么？

AXI memory mapped to PCI Express 理解及仿真

AXI 总线详解

FPGA基础知识（十）DMA与AXI4总线

使用SystemVerilog简化FPGA中的接口

ZYNQ基础----通过AXI4接口从内存中读出数据

ZYNQ AXI总线介绍

深入AXI4总线- [五] AXI4的兄弟协议

深入AXI4总线-[三]传输事务结构

Xilinx AXI4总线概述

AXI用户指南——学习笔记（1）

AXI4-lite总线读写Verilog可综合设计——可用于JESD204核配置

AXI 总线基本概念1 - 如何理解outstanding传输

深入 AXI4 总线（三）突发传输机制

FPGA实践教程（六）AXI-Lite实现PS与PL通信

Vivado中AXI接口简介

HLS学习（二）Using AXI4 Interfaces

使用SystemVerilog简化FPGA中的接口

PYNQ-Z2 初识(十二) 自定义IP核，通过PWM IP核实现led呼吸灯

AXI4总线协议

AXI3和AXI4协议详细说明

AXI4 4.0 FULL 总线协议信号详细定义

Jtag To Axi4 debug 读写寄存器的tcl脚本封装

ZYNQ基础----通过AXI4接口向内存中写入数据

随笔~~fifo的简单实现（ise）

简单易懂的AXI_Lite 总线详解

ug871-vivado-high-level-synthesis-tutorial第4章lab4中文

Xilinx中DDS IP的讲解与使用

ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互

ZYNQ AXI4(AXI-full)总线学习（二） 建立仿真

ZYNQ--从入门到起飞--AXI总线接口分析(LITE)

AXI4协议学习（二）：burst & 读写response

AXI4协议学习（三） Transaction属性（ARCACHE和AWCACHE信号）

AXI4协议学习（一）：VALID和READY握手信号

Xilinx-ZYNQ7000系列-学习笔记（10）：AXI总线

FPGA Vivado AXI _DMA IP介绍

学习笔记20151211——AXI4 STREAM DATA FIFO

ZYNQ 、AXI协议、PS与PL内部通信

ZYNQ AXI4(AXI-full)总线学习（二）建立仿真