basys3

FPGA入门学习之Vivado-数码管驱动设计实验

FPGA开发板（如Xilinx的Basys3）。实验步骤：步骤1：创建新工程打开Vivado软件，并选择"CreateProject"来
ZdqDeveloper·2025-01-28 20:45

深圳大学——基于basys3开发板的秒表设计及应用

目录一、总体分析和设计二、实验过程2.1工程建立2.2分频器模块2.3时钟计数模块2.3.1分秒计数（向上计数）2.3.2分秒计数（向下计数）2.3.3百分之一计数（向下计数）2.4数码管显示模块2.4.1数码管扫描原理2.4.2数码管扫描模块算法思路2.4.3添加模式选择三、仿真电路图摘要：本次秒表设计软件部分使用Xilinx公司的软件编译器Vivado完成，实现有清零、暂停和向下计数功能，并增
小新蜡笔553·2024-01-01 23:52

基于Basys3设计的FPGA多功能电子琴

基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告文章目录基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告一，项目简介1.1
冯之烨·2024-01-01 23:51

FPGA实战小项目2

基于FPGA的贪吃蛇游戏基于FPGA的贪吃蛇游戏基于fpga的数字密码锁ego1基于fpga的数字密码锁ego1基于fpga的数字时钟basys3基于fpga的数字时钟basys3
LEEE@FPGA·2023-09-08 09:36

【数字钟实验2.0】Verilog/SystemVerilog

嘿嘿目录实验设置分模块代码60计数器24计数器日期计数器(day)设置时间时钟分频动态显示扫描模块顶层模块几个问题1.日期功能2.如何调试实验设置软件平台：Vivado2020.1,vscode硬件平台：Basys3
Atopos_Yu·2023-01-06 16:13

初识Multisim和Basys3（数字电子技术实验报告）

一、实验目的1.安装Multisim软件及其与Basys3连接的软件2.学会在Multisim中进行数字电路仿真3.验证逻辑门电路的逻辑功能4.学会将电路下载到Basys3硬件中查看运行结果二、实验仪器设备
叶绿体不忘呼吸·2022-04-03 07:17

Multisim和Basys3 点亮一个数码管

电路图等文件资源链接：点击访问一、实验目的1.学会正确使用Multisim和Basys3，使自己具备通过软件绘制电路图对硬件逻辑进行编辑的能力。2.掌握逻辑表达式与逻辑电路互相转换的技能。
叶绿体不忘呼吸·2022-04-03 07:17

基于basys3的红外解码器 verilog

这里有这个作品视频的链接：链接:http://pan.baidu.com/s/1nvRNRol密码:8dmm功能框架：使用器件：①basys3开发板（Artix-7xc7a357）；②红外接收模块（一体化红外接收头
so_cracy·2020-08-24 16:23

基于Basys 3的四位加法运算器

基于Basys3的四位加法运算器实验内容：用basys3开发板实现四位加法运算，并且在basys3上演示实验平台：硬件平台：Basys3软件平台：Vivado一.创建工程工程名为add4，选择保存文件夹点击
Ding_ding_fly·2020-08-23 15:27

Verilog笔记

基本流程关于封装IP核和使用BlockDesignVerilogmodule/模块always块组合逻辑时序Generate块（书上p83）task/function其他仿真ip核的创建和使用方法：烧录BASYS3
zhouzejun1·2020-08-23 08:49

Basys3 FPGA 3-8译码器开发及应用

实验33-8译码器开发及应用实验目的：1学习VerilogHDL基本语法2巩固Vivado2014.2环境下的VerilogHDL编程设计的基础。实验设备：XILINXBASYS3实验步骤：1打开vivado。2点createnewproject进入新建工程向导3输入project名称，并选择存储地址，注意路径中不要有空格。4选择创建的文件类型为RTLProject,设置编程语言和仿真语言为ver
路小小卡·2020-08-16 19:57

fpga从入门到放弃（一）基于vivado2018环境开发板Artix 7系列BASYS3（更新中）

开发板资料在网上搜索BASYS3即可查到一个很简单的项目上手（按键控制灯的亮灭），主要练习vivado的使用主界面新建工程给工程取名，注意不要带空格，next首选项creatfile语言类型我们练习Veirlogconstraits
只是有点小怂·2020-08-09 03:02

基于BASYS3开发板Verilog的计时器实验

基于BASYS3开发板Verilog的计时器实验因为Basys3开发板只有4位数码管，而且中间的那个冒号无法显示。所以我们做4位的时间显示，min:sec或者hour:min。
SSG_RULER·2020-08-07 12:29

教程——Basys3开发板的MicroBlaze串口实验

注：本博文所需工程下载链接：http://download.csdn.net/detail/lzy272942518/8850539一、目的学会diagram中MicroBlaze最小系统的组成学会导出、建立以及运行基于SDK的工程二、简介实验目的：1.通过tcl脚本新建工程2.通过blockdiagram框图学会microblaze基本结构3.实现microblaze调用uart模块，完成串口打
LakersNation·2020-08-07 11:55

基于VHDL语言、状态机的序列信号发生器的实现

文章目录一、实验平台二、实验描述三、相关代码1、主代码2、仿真文件(testbench)3、分频相关代码三、仿真结果一、实验平台1、Basys3开发板；2、Vivado2017.4开发环境；3、VHDL
I‘m Xiao贺·2020-08-04 22:00

基于 FPGA Vivado 的数字钟设计（附源工程）

今天给大侠带来基于FPGAVivado的数字钟设计，开发板实现使用的是Digilentbasys3，如有想要入手basys3开发板的，可以联系牛总：18511371833。话不多说，上货。
FPGA技术江湖·2020-07-29 23:04

MicroBlaze串口设计（附源工程）

今天给大侠带来MicroBlaze串口设计，开发板实现使用的是Digilentbasys3，如有想要入手basys3开发板的，可以联系牛总：18511371833。话不多说，上货。
FPGA技术江湖·2020-07-29 23:33

fpga与三八译码器(BASYS3 VIVADO18)

参考这篇文章之前写过如何创建项目，看这里，现在稍作补充在SYNTHESIS下打开Schematic就和?了decoder.vmoduledecoder(input[2:0]sw,outputreg[7:0]led);always@(sw)begincase(sw)3'b000:led=8'b0000_0001;3'b001:led=8'b0000_0010;3'b010:led=8'b0000_0
只是有点小怂·2020-07-15 10:07

vivado使用心得（吐槽）

计组实验——vivado使用心得（吐槽）写在前面跑马灯实验写在前面计组实验又要用vivado和basys3板子了…上学期做数电实验也是用这两个东西，踩了各种坑，简直是心里阴影。
有些时候甚至幼稚·2020-07-14 12:42

vivado（1）——创建工程

实验内容：在basys3中利用数码管制造一个计时器，功能包含：按秒计时，开始，停止，清零操作。
errorswarnings·2020-07-14 02:01

Vivado2015.4使用教程（一个完成工程的建立）

可能有点慢）弹出主菜单界面，点击createnewproject这是介绍界面，next~添加好工程名，和工程位置，next~选择rtlProject，next~选择板卡型号，我这里使用的是A-7系列的basys3
weixin_30512089·2020-07-14 00:30

Verilog中的七段数码管分频显示问题

这里面涉及到七段数码管的分频问题（决定多久从这个数码管换到下一个数码管显示）下面仅展示并说明七段数码管的分频问题（所用的板子为basys3
THISFOREVERYONE·2020-07-09 12:33

基于Xilinx FPGA的视频图像采集系统

这个工程使用的是OV767030w像素摄像头，用双口RAM做存储，显示窗口为320x240，而且都知道7670的显示效果也不怎么样，这是一次偶然的机会我得到的资源，便在basys3、zybo、国产FPGAPGT1
weixin_30725467·2020-07-05 21:35

fpga图像处理学习日记（4）

此次任务的主要目标是完成之前三次的仿真任务以及uart协议串口接收的代码编写，仿真还是花了不少时间的，因为仿真用的板子是ego1，利用vivado来下板子，之前一直是通过ise在basys3上完成板级实验
diantanxian7901·2020-07-04 14:16

数电实验：大作业：实现具有分、秒计时的计时器

转载自https://wu-kan.cn/_posts/2018-07-03-大作业/数字电子技术实验报告实验题目：计时器设计实验报告内容一使用Protues和Basys3实验板实现具有分、秒计时的计数器
wu-kan·2020-06-27 12:34

VIVADO报错解决： logical ports have no user assigned specific location constraint (LOC)

今天第一次使用Xilinx的开发软件VIVADO2015.2进行BASYS3的开发，然后经历Synthesis,Implementation之后的第三步骤ProgramandDebug中，在GenerateBitstream
左岸cpx·2020-06-27 02:25

基于mealy状态机的密码锁系统设计

应学院课程安排学习了verilog语言并在Xilinxvivado下用寄存器传输级的verilog代码做功能实现，最后在basys3开发板上作验证与测试。
greatlisten·2020-06-23 11:30

拒绝浮躁，浮沉心灵

春娇与志明.jpgFPGA有幸手里已拥有了两款FPGA板卡Basys3
考拉小无·2020-03-19 18:42

Vivado Turtorial 01 —— 使用vivado中debug功能（类似ISE中ChipScope）

1.基于BASYS3板子，有如下代码：moduletop(inputclk,inputrst,outputtest_clk);parameterDIV_CNT=2;regclk25M;reg[31:0]
Craftor·2019-12-28 09:17

Vivado 开发流程（手把手教学实例）（FPGA）

根据自己的开发板选择器件型号，可以直接通过型号进行搜索，例如Basys3开发板上的芯片型号为xc7a3
图像所浩南哥·2018-04-20 11:22

FPGA实现简单门电路

实现基本门电路lverilog实现反相器，2输入与门、2输入或门、2输入与非门、2输入或非门、2输入异或门、2输入同或门；l撰写仿真程序，对实现进行仿真测试；l将仿真后的verilog代码进行综合与实现，并下载到basys3
Sherlock_n·2017-05-01 12:57

分拣机械臂

二是Basys3控制，这里用
一只有梦想的攻城狮·2017-03-30 16:24

VIVADO报错解决： logical ports have no user assigned specific location constraint (LOC)

今天第一次使用Xilinx的开发软件VIVADO2015.2进行BASYS3的开发，然后经历Synthesis, Implementation之后的第三步骤ProgramandDebug中，在GenerateBitstream
u011964923·2015-10-13 21:00

教程——Basys3开发板的MicroBlaze串口实验

注：本博文所需工程下载链接：http://download.csdn.net/detail/lzy272942518/8850539一、目的学会diagram中MicroBlaze最小系统的组成学会导出、建立以及运行基于SDK的工程 二、简介实验目的：1.通过tcl脚本新建工程2.通过blockdiagram框图学会microblaze基本结构3.实现microblaze调用uart模块，完成串口
LZY272942518·2015-06-29 14:00

教程——Basys3开发板实现示波器设计

本系统在Basys3上构建了一个简易数字存储示波器，简化框图如下： 原理：首先，AD模块对模拟信号进行采样，触发电路根
LZY272942518·2015-06-29 13:00

Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真、Testbench

根据自己的开发板选择器件型号，可以直接通过型号进行搜索，例如Basys3开发板上的芯片型号为xc7a3
jzj1993·2015-05-06 11:13
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他