ise

Verilog-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）

文章目录一、将系统时钟50MHZ分为占空比为50%的1khz时钟二、偶数分频：三、奇数分频：一、将系统时钟50MHZ分为占空比为50%的1khz时钟本篇文章使用Xilinx公司的ISE软件1.频率：1HZ
Anzg256·2023-11-29 00:04

powershell基础

$PSVersionTable查看系统版本get-host获取主机信息ise调用自带开发工具Get-ExecutionPolicy获取当前执行策略转载于:https://www.cnblogs.com/
dingbi893793·2023-11-26 16:12

Xilinx Picoblaze 使用介绍

本文以Vivado软件来介绍Picoblaze，如果你选择的器件是Spartan-6或更早器件，那请采用ISE软件。
jokeshe·2023-11-26 13:54

Ubuntu 安装 Xilinx ISE 14.7 及 Xilinx USB Cable Driver

安装ISE下载并解压安装包后运行xsetup即可，本人安装在了/opt/Xilinx下。某些情况下需要为xsetup分配可执行权限。
寻陌·2023-11-22 11:02

Ubuntu安装ISE14.7与Vivado2018.2

目录0.介绍1.Ubuntu系统安装下载安装Ubuntu配置免密sudo换apt源VMWaretools安装如果虚拟机卡住配置语言安装vscode其他2.安装与配置ISEVMWare打开共享文件功能ISE
Solariany·2023-11-22 11:01

python提示line3_用python3运行python2如下代码提示Traceback (most recent call last)是什么原因？如何解决？...

Traceback(mostrecentcalllast):File"/home/ise-344/wxl/LipNet/evaluation/predict.py",line65,invideo,result
weixin_39950081·2023-11-21 18:14

ISE modelsim仿真报错解决方法

ISEmodelsim仿真遇到了这个报错WARNING:unabletoresolveenvvarinmodelsim.inifileentry:$::env(MODEL_TECH)/…/stdWARNING:unabletoresolveenvvarinmodelsim.inifileentry:$::env(MODEL_TECH)/…/ieeeWARNING:unabletoresolveen
heisenberg.liu·2023-11-19 18:33

qtableview结合QAbstractTableModel处理数据刷新后保存原有选中项卡顿问题解决方案

然后在数据刷新之后再将选中的行赋值上代码如下：m_pDeployListTableView->setSelectionMode(QAbstractItemView::MultiSelection);//多选模式for(inti=0;ise
加油吧，小杜·2023-11-19 06:53

ISE的FIR IP核实现

IP核参数设置滤波器系数产生和Quartus不一样，Vivado的FIRCompiler没有提供设计FIR滤波器和生成滤波器系数的功能，因此需要使用MATLAB等其它工具设计好滤波器再将系数导入到IP核中。有两种方法：1、MATLAB的FDATOOL工具在设计好滤波器后，可以直接生成IP核需要的coe文件：matlab的命令行输入filterDesigner打开滤波器设计工具，设计合适的滤波器后记
名字啊名字·2023-11-17 10:30

基于FPGA的万兆网调试

1、高速接口测试用ibert2、vivado2019.1无论如何修改片子，在例化ibert时都会报错，放弃vivado，在ise中ibert调试。
FPGA入门·2023-11-12 08:16

TCP/IP协议栈设计—TCP设计实现小结

开发环境：ISE14.
时间看得见·2023-11-09 17:05

思科ISE对有线接入用户进行802.1X认证

Part1-原理介绍前言通过上篇文章《思科ISE对有线接入用户进行MAC认证》你应该了解了NAC中的MAC认证方式不需要安装客户端，但是需要在认证服务器上登记MAC地址，管理比较复杂；那么这篇文章给大家介绍的是
武汉中继者·2023-11-06 09:52

Modelsim10.5和ISE14.7安装及联合仿真

工欲善其事必先利其器，打算以ISE14.7作为编辑编译器写写常见的数字模块，比如奇偶分频、同步异步FIFO、状态机、串口协议等等，利用modelsim跑跑仿真。后续再学习一些设计和验证方面的知识。
常和影子聊天·2023-11-05 03:15

VScode配置verilog环境(代码补全，报错，波形仿真)

VScode配置verilog环境在win11的系统里，ise软件不能运行，而在虚拟机中ise的配置也很费劲，今天在这里教大家在VScode中玩转Verilog。
晓山青.·2023-11-01 05:24

fpga电平约束有什么作用_FPGA开发全攻略——时序约束

其目的是在可能的地方尽量放松约束，提高布线成功概率，减少ISE布局布线时间。典型的全局约束包括周期约束和偏移约束。
weixin_39689687·2023-10-30 23:35

线性反馈移位寄存器（LFSR）VHDL代码及视频

名称：线性反馈移位寄存器（LFSR）VHDL代码软件：ISE语言：VHDL代码功能：线性反馈移位寄存器（LFSR）VHDL代码演示视频：线性反馈移位寄存器（LFSR）Verilog代码_Verilog/
蟹代码丫·2023-10-29 01:25

【Vivado使用误区与进阶】XDC约束技巧——时钟篇

Xilinx的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战。
neufeifatonju·2023-10-28 15:45

XDC约束技巧——时钟篇

http://xilinx.eetrend.com/article/7734XDC约束技巧之时钟篇Xilinx©的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE
Hyunnnnn·2023-10-28 15:42

Win11安装ise14.7~不需要虚拟机了~

之前一直无法在win11上安装ise14.7，网上搜索也无果，所有一直vmware虚拟机使用。直到最近看了水木上jesce的回复，试了下果然可以直接安装使用的。
一只迷茫的小狗·2023-10-27 13:25

RISCV学习笔记6.5(软件篇)--ubuntu18.04虚拟机安装modelsim se 10.2c

参考博客：1、团队处理器系列（一）：软件安装与配置2、Win11安装ise14.7(最终解决方案)——Ubuntu18.04安装ISE与modelsim3、Ubuntu下命令行加速、终端加速、命令行代理的方法
爱发明的小兴·2023-10-26 15:00

EDA相关知识

国内现状目前进入我国并具有广泛影响的EDA软件是系统设计软件辅助类和可编程芯片辅助设计软件：Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim、ISE
狗达Da·2023-10-25 01:20

计算机三级大题

计算机三级网络技术大题笔记参考文档在下方，里面有此文档+参考文档的pdf版，pdf里面有选择题的速成部分若链接失效请联系我附上百度云链接：https://pan.baidu.com/s/1t6T_ise3egtPDsLH4Qiadg
zhuayun·2023-10-23 15:37

ISE Implementation .ucf 文件出错：

代码：#######################KEYPinDefine#####################NETkey_inLOC=P7|IOSTANDARD=“LVCMOS33”;##KEY1NETkey_inLOC=R5|IOSTANDARD=“LVCMOS33”;##KEY2NETkey_inLOC=T5|IOSTANDARD=“LVCMOS33”;##KEY3NETkey_in
殇惜啊·2023-10-23 02:22

【关于FPGA内部die到pin的延时数据，即pin delay获取方法】

第一，生成平台Xilinx目前在用的是ISE,和Vivado；二者之间并不是可以互相替代的，或者说这两者不完全是迭代的关系。
hcoolabc·2023-10-20 21:07

iPhone怎么滚动截长图？分享3个截图技巧！

操作环境：演示机型：iPhone13；联想Ideapad700-15ISK-ISE系统版本：16.6；Windows10方法一：在S
shujuwa123·2023-10-18 17:49

Windriver驱动开发工具使用快速入门

平台：ise14.7，Windriver10.21，VisualStudio2015操作系统：Windows7硬件设备：PCI板卡最近在开发过程中，作为一个逻辑开发人员，在有的的情况下需要自己快速验证逻辑正确性
爱漂流的易子·2023-10-17 00:08

530. 二叉搜索树的最小绝对差

s.isE
魑魅魍魉114·2023-10-15 09:04

电脑系统怎么重装win10的方法教程

更多系统教程尽在小白系统重装官网系统：win10专业版电脑：联想Y50p-70-ISE1、用鼠标右键点击此电脑图标，然后选择管理打开。2、然后在左侧找到磁盘管理点击进入磁盘管理界面。
小白一键重装系统·2023-10-14 19:27

使用策略模式重构审批

原先的审批if后续扩展审核的时候就需要再加if，回退也是同样的操作，于是我把回退与审批同时写进了策略if(CollectionUtils.isE
又菜又爱玩呜呜呜~·2023-10-12 22:01

Ubuntu20.04安装Vivado19.2出现安装过程和Win10下安装ISE14.7的安装过程以及NotePad++在Vivado19.2和ISE14.7下的配置

Ubuntu20.04安装Vivado19.2出现安装过程和Win10下安装ISE14.7的安装过程以及NotePad++在Vivado19.2和ISE14.7下的配置文章目录Ubuntu20.04安装
qq_42282258·2023-10-11 13:21

iPhone手机怎么隐藏应用？分享隐藏软件的3个小技巧！

操作环境：演示机型：iPhone13；联想Ideapad700-15ISK-ISE系统版本：16.6；Window
shujuwa123·2023-10-10 12:52

Sqlserver关联查询分页

*fromuser_inter_storeuisinnerjoinuser_intermediaryuionuis.intermediary_Id=ui.intermediaryIdwhereuis.isE
慵懒的阳光丶·2023-10-08 16:31

ISE_ChipScope Pro的使用

1.ChipScopeProCoreInserter使用流程在之前以及编译好的流水灯实验上进行学习ChipScope的使用。一、新建一个ChipScope核点击Next,然后在下一个框中选择Finish，你就会在项目菜单中看到有XX.cdc核文件。二、对核文件进行设置右键“Synthesize–XST”后点击“ProcessProperties…”，这里我们将keepHierarchy（保留层次结
咖啡0糖·2023-09-29 04:43

FPGA病房呼叫系统实现

使用verilog语言在QuartusII下实现文工程没有调用IP核，都是自己设计的代码文件，可以用于ISE，vivado等开发工具下使用下面是工程顶层模块代码部分截图：顶层模块代码：moduleSRCall
QQ_778132974·2023-09-28 07:22

MySQL分批插入/更新数据

比如说现在有一个需要批量修改商品的方法，我们可以这么改造：publicvoidbatchUpdateById(ListproductList){if(CollectionUtils.isE
天瑕·2023-09-28 07:50

FPGA的乒乓球游戏机ISE,verilog

名称：乒乓球游戏机（代码在文末付费下载）软件：ISE语言：Verilog要求：设计一个由两人参赛的乒乓球游戏机，用4个LED排成一条直线，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，
蟹代码丫·2023-09-24 05:53

基于FPGA的波形发生器设计

软件：ISE语言：VHDL功能：1.掌握DAC0832器件的工作原理2.学会利用可编程器件设计DA转换器的接口控制电路3.利用DAC0832实现周期、幅值可调的方波信号或者锯齿波信号，幅值调节递减按键控制
蟹代码丫·2023-09-24 05:53

基于Nexys3开发板的超声波测距及串口通信verilog

超声波测距并通过串口发送结果名称：超声波测距串口发送结果软件：ISE语言：Verilog要求：使用超声波测距，并通过串口显示测量结果已使用开发板验证：Nexys3开发板代码下载地址：超声波测距串口通信verilog_Verilog
蟹代码丫·2023-09-24 05:53

VHDL设计出租车计价器

本工程创建于vivado下下面是工程截图：适用于quartusII、vivado、ISE等环境。
QQ_778132974·2023-09-24 05:52

ise使用ChipScope时报错NgdBuild:604

NgdBuild:604-logicalblock'chipscope_ila_inst'withtype'chipscope_ila'couldnotberesolved.Apinnamemisspellingcancausethis,amissingediforngcfile,casemismatchbetweentheblocknameandtheediforngcfilename,orth
咖啡0糖·2023-09-23 21:39

Xilinx SDK编译完成自动生成SREC文件（适用于ISE、Vivado、Vitis）

把elf转换成srec格式的常规方式，是打开ProgramFlashMemory界面，选择elf文件，点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令，在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194·2023-09-21 00:56

【LeetCode-中等题】116. 填充每个节点的下一个右侧节点指针

queue.isE
今天你写代码了吗？？·2023-09-20 20:39

vivado2019.1安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
静一下1·2023-09-20 10:19

Xilinx FPGA管脚约束语法规则（UCF和XDC文件）

文章目录1.ISE环境（UCF文件）2.Vivado环境（XDC文件）本文介绍ISE和Vivado管脚约束的语句使用，仅仅是管脚和电平状态指定，不包括时钟约束等其他语法。
whik1194·2023-09-16 08:50

Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）

文章目录ISE开发环境Vivado开发环境方式1：XDC文件约束方式2：生成选项配置ISE开发环境ISE开发环境，可在如下Bit流文件生成选项中配置。
whik1194·2023-09-15 06:17

day34 集合总结

添加元素addAll(Collectionc)将指定集合中的所有元素存入到当前集合remove(Objecto)移除元素removeAll(Collectionc)删除当前集合中包含指定集合中的所有元素isE
别挡·2023-09-11 05:29

栈 之 如何实现一个栈

4、判断栈是否为空（isE
坚持学习永不言弃·2023-09-11 05:07

记录征战Mini开发板从无到有（一）

Xilinx只有Spartan6系列，这个系列的芯片只支持ISE软件，但是很多客户用的是VIVADO软件，所以导致我们无法满足客户的需求。
Moon_3181961725·2023-09-10 07:39

Swift学习笔记三（Dictionary 篇）

使用布尔量isE
符哥2008·2023-09-10 06:19

bit、bin 、mcs文件区别

FPGA一般默认生成的是bit文件，bin文件生成是在ISE里property里勾选的，如下图所示。而VIVADO中是可以在
横二彪·2023-09-07 07:38
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他