E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ise
ISE
中的Verilog Test Fixture类型的.v文件为啥在Implementation中显示?如何修改?
标题:
ISE
中的VerilogTestFixture类型的.v文件为啥在Implementation中显示?如何修改?
jbb0523
·
2020-08-16 19:31
ISE&ModelSim使用
大家都应该懂的FPGA设计常识
TableofContents代码风格1.多使用开发工具自带(vivado,
ISE
)自带的代码模板2.使用流水结构来降低逻辑层数3.在模块边界上使用寄存器而非组合逻辑3.采用适当的RAM和DSP的实现方式
请叫我小菜鸡先生
·
2020-08-16 19:58
FPGA
Xilinx_
ISE
_DS_14.4_P 在linux 下启动 ok (redhat Ubuntu)
Hi,IthoughtIcouldreportthisbecauseIcouldn'tfindonesingleguideforinstallingXilinxISEWebPack12.2onUbuntu10.04LTS64-bitsystem.IfinallysucceededincompilingasimpleprojectusingtheISEandprogrammingitwithiMPA
chandler_li
·
2020-08-16 18:59
StringUtils.isEmpty();StringUtils.isBlank();StringUtils.equals();
)); //trueSystem.out.println(StringUtils.isEmpty(" ")); //falseSystem.out.println(StringUtils.
isE
ZHOU_VIP
·
2020-08-16 18:41
KeLa
ubuntu12.04安装与使用Xilinx_
ISE
_DS_14.4
最近硬件开发平台更新到Xilinx的Vertex-7,原来的
ISE
10.01无法向后兼容,只能将
ISE
更新到14.4版本,由于我们的软件驱动什么的都是在ubuntu12.04平台上写的,
ISE
要是再装在
UESTC_JH
·
2020-08-16 18:52
FPGA之道(80)静态时序分析(六)常用时序约束介绍(基于
ISE
的UCF文件语法)
文章目录前言常用时序约束介绍时序环境约束分组时序约束TNMTNM_NETTIMEGRP常用时序约束周期约束输入时钟周期约束内部时钟周期约束关联时钟周期约束差分时钟周期约束输入约束SDR输入约束DDR输入约束MDR输入约束差分输入约束组间约束焊盘到焊盘路径约束多周期路径约束跨时钟域路径约束跨时钟域忽略约束路径中间点约束输出约束直接同步输出约束间接同步输出约束差分输出约束前言本文摘自《FPGA之道》。
李锐博恩
·
2020-08-16 18:33
#
FPGA之道精选
在嵌入式设计中使用MicroBlaze(Vivado版本)
ug898-vivado-embedded-design》第三章一、MicroBlaze处理器设计介绍(略)二、创建带有MicroBlaze处理器的IP设计使用Vivado进行MicroBlaze设计和使用
ISE
DuinoDu
·
2020-08-16 18:58
硬件
Xilinx_
ISE
_DS_Win_14.7_1015_1 win10 x64安装后,不能运行,老是提示_pn.exe - 系统错误
问题:Xilinx_
ISE
_DS_Win_14.7_1015_1win10x64安装后,不能运行,老是提示_pn.exe-系统错误;起dos执行D:\Xilinx\
ise
\14.7\
ISE
_DS\
ISE
碰碰跳跳
·
2020-08-16 17:37
xilinx
EDA
器件
vivado笔记
Vivado主界面Vivado套件,相当于把
ISE
、ISim、XPS、PlanAhead、ChipScope和iMPACT等多个独立的套件集合在一个Vivado设计环境中,在这个集合的设计流程下,不同的设计阶段我们采用不同的工具来完成
Tiger-Li
·
2020-08-16 17:25
64位
ise
14.7闪退解决
64位
ise
14.7闪退解决第一步寻找安装Xilinx_
ISE
的安装目录下的文件夹:D:\Xilinx\14.7\
ISE
_DS\
ISE
\lib\nt64对文件夹下的两个文件作如下操作:将libPortability.dll
奔跑的技工z
·
2020-08-16 16:01
ISE
14.7安装教程——新版(普通安装环境以及难搞的Win10)
对于学习Xilinx系列FPGA的同学们一定少不了和
ISE
软件的接触,
ISE
软件最新的版本就是
ISE
14.7,但是这个版本在win10系统64位的电脑上安装可谓是问题百出,这篇文章的目的是让你会在你的电脑上安装
FPGA小学生
·
2020-08-16 03:21
ISE14.7
win10
安装教程
Modelsim se仿真Xilinx IPcore
注:记得添加并仿真glbl.v全局控制仿真文件到sim/
ise
_lib下步骤:查看modelsim提示的错误信息:Error:./..
weixin_33725272
·
2020-08-16 02:00
COE文件格式
在
ISE
中,ROM的IP核生成需要初始化文件。这个初始化的文件后缀是.coe实际上把.txt换成.coe就可以了,软件读取的格式是一样的。
Joyce_Ng
·
2020-08-16 02:34
Verilog
仿真镁光DDR2的verilog模型时的一些注意问题
前些日子用
ise
的ddr2的ip核联合modulsim仿真镁光的ddr2的verilog模型,但是总是编译会报错。后来看了一下镁光下载过来的文件中有说明,和大家分享一下,希望有帮助。
taiyangshenniao
·
2020-08-16 01:58
FGPA_Microblaze UART中断
Microblaze之UART中断FPGA自带Microblaze底层库函数位置:XX\Xilix\14.7\
ISE
_DS\EDK\sw\XilinxProcessorIPLib\drivers。
鑫远's技术博客
·
2020-08-16 00:06
FPGA
ISE
约束文件的基本操作
ISE
约束文件的基本操作1.约束文件的概念FPGA设计中的约束文件有3类:用户设计文件(.UCF文件)、网表约束文件(.NCF文件)以及物理约束文件(.PCF文件),可以完成时序约束、管脚约束以及区域约束
makebuaa
·
2020-08-15 23:18
FPGA
Visual Studio使用Armadillo线性代数运算库
VisualStudio2015中添加Armadillo进行一系列测试,其中有几个调试要点请到我的博客查看更详细的教程下载Armadillo到Armadillo官网下载该库,放在自定义的目录,比如F:\
ISE
hosea1008
·
2020-08-15 23:47
机器学习
【至简设计案例系列】基于FPGA的密码锁(XILINX
ISE
版)
本文为明德扬原创及录用文章,转载请注明出处!作者:造就狂野青春一、总体设计1、概述本文基于明德扬至简设计法和明德扬设计规范,设计了一个基于FPGA的数字密码锁,实现了在拨码开关条件下,按键设置密码、按键输入解锁密码,密码正确时正确指示灯亮、密码错误时或者默认状态错误指示灯亮,密码正确时一位数码管显示1,其他情况显示0。本案例的扩展和应用在现实生活中具有重大意义。在本案例的设计过程中,应用了至简设计
MDYFPGA
·
2020-08-15 21:32
FPGA
ISE
verilog 错误及解决记录(不定期更新)
verilog小白,故常常有各种ERROR和WARNING。记录一下平时自己遇到的问题,希望有用。。。REEOR1:UnexpectedEOF.翻译:意外的文件结束。原因:module和endmodule没有匹配。(有时候网上复制下来的代码常常会出现这样的问题)REEOR2:Portconnectionscannotbemixedorderedandnamed翻译:端口连接不能混合命令和命名exa
嘿嘿嘿唔哈哈
·
2020-08-15 21:19
硬件编程
基于FPGA的DDS算法实现(可调幅值,附
ISE
联合Modelsim仿真结果)
基于FPGA的DDS算法实现(附
ISE
联合Modelsim仿真结果)声明:这篇博客是在充分参考前人成果的基础上写成的,如有侵权,请联系我作进一步处理。此外,这是我第一次写博客,描述不准确之处敬请指出。
FrederickDouglass
·
2020-08-15 21:15
FPGA
“揭秘” Xilinx FPGA 的 ECO 功能
ECO是从IC设计领域继承而来,ECO便相当于
ISE
上的FPGAEditor。本文可以对于一些FPGA疑难杂症文件排查,或者对于一些加密IP进行破解,请读者自行琢磨,不予公开。
瓜大三哥
·
2020-08-15 11:00
FPGA配置flash
ISE
配置flashhttp://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/pim_r_supported_spi_bpi_proms.htmiMPACTSPI
碰碰跳跳
·
2020-08-15 11:07
Xilinx SDK下载失败的解决方法
开发平台硬件平台:XilinxKC705开发板,novel-supertvmerge前端板软件平台:Keil,
ISE
14.7,Vivado2015.4,XilinxSDK在本项目中有
ISE
或Vivado
田庚.Bing
·
2020-08-15 10:22
FPGA逻辑设计之设计方法
Xilinx
SDK
基于fpga的nor flash控制器
开发板:xupv5-lx110t(Virtex-5XC5VLX110T)开发板上的flash:ANORlinearflash(IntelJS28F256P30T95),bpi接口开发工具:
ISE
13.3
hehequan
·
2020-08-15 10:21
listview报错 IndexOutOfBoundsException、HeaderViewListAdapter.isEnabled
java.lang.IndexOutOfBoundsException:Index:1,Size:1atjava.util.ArrayList.get(ArrayList.java:437)atandroid.widget.HeaderViewListAdapter.
isE
Mars-xq
·
2020-08-15 07:53
gridview
项目遇到问题
listview
【接口时序】3、UART串口收发的原理与Verilog实现
一、软件平台与硬件平台软件平台:1、操作系统:Windows-8.12、开发套件:
ISE
14.73、仿真工具:ModelSim-10.4-SE硬件平台:1、FPGA型号:XC6SLX45-2CSG3242
weixin_30765319
·
2020-08-14 03:31
【接口时序】2、Verilog实现流水灯及与C语言的对比
一、软件平台与硬件平台软件平台:1、操作系统:Windows-8.12、开发套件:
ISE
14.73、仿真工具:ModelSim-10.4-SE硬件平台:1、FPGA型号:XC6SLX45-2CSG324
weixin_30794499
·
2020-08-14 03:01
【接口时序】4、SPI总线的原理与Verilog实现
一、软件平台与硬件平台软件平台:1、操作系统:Windows-8.12、开发套件:
ISE
14.73、仿真工具:ModelSim-10.4-SE硬件平台:1、FPGA型号:Xilinx公司的XC6SLX45
weixin_30851409
·
2020-08-14 02:12
【经验整理.01】Xilinx网站资源导读
ISE
11版
【经验整理.01】Xilinx网站资源导读
ISE
11版标签:ISEXilinx入门资源2009-09-0120:41序虽然自己也曾想过,但如果不是向农要求,把曾经写过的文章编排整理,我是静不下心来好好做这件事的
weixin_30355437
·
2020-08-14 01:02
Verilog HDL 使用规范(一)
曾经写过一篇博客,专门说过:Modelsim下进行功能仿真没问题,可是在
ISE
综合报错,如何解决?向量的有效位定义一般是从
weixin_30567225
·
2020-08-11 23:40
两个超长的字符串数字相加
349347939848009661729605672;publicStringaddString(Stringstr1,Stringstr2){if(TextUtils.isEmpty(str1)){returnstr2;}if(TextUtils.
isE
rose9215
·
2020-08-11 12:25
java-算法
java
ADS52J90开发笔记(3)—LVDS_8通道_10bit_200MSPS数据采集
图1:硬件PCB2,逻辑开发环境Vivado2017.4(但也能够兼容
ise
14.7)。3,工作模式总结小青菜哥哥开发该AD
小青菜哥哥
·
2020-08-11 11:09
核探测器与核电子学
数据处理
通信
FPGA
LVDS
数据采集
源同步
ads52j90
FPGA---ucf文件编写
摘要:本文主要通过一个实例具体介绍
ISE
中通过编辑UCF文件来对FPGA设计进行约束,主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。
weixin_33690367
·
2020-08-11 04:48
FPGA--
ISE
约束文件UCF语法举例说明
1、普通管脚约束举例##NETrst_nLOC=L3|IOSTANDARD="LVCMOS33";//将rst_n连接到FPGA的L3管脚(最好是将rst_n写成“rst_n”,避免因为使用与约束关键字或设计环境保留字相同的信号名而产生错误信息);IO管脚的电平约束CMOS电压3.3V##2、时序约束举例##NETclkLOC=T8|TNM_NET=sys_clk_pin|IOSTANDARD="
weixin_30745641
·
2020-08-11 04:11
ISE
约束--UCF编辑的入门介绍
http://www.openhw.org/yq000cn/blog/12-07/185475_6dce2.html摘要:本文主要通过一个实例具体介绍
ISE
中通过编辑UCF文件来对FPGA设计进行约束,
sxlwzl
·
2020-08-11 04:15
fpga
关于zedboard无法烧写bit流文件的解决办法
98740ded0101dij6.htmlhttp://blog.sina.com.cn/s/blog_c248f6b70101apx9.html1.libCseDigilent的文件夹拷贝到D:\Xilinx\14.2\
ISE
_DS
iverson1991
·
2020-08-10 04:35
zedboard学习
zedboard
词根词缀法记忆单词
前缀通常表示的是方向数量属性后缀通常表示的是一个单词的词性词根通常表示的是一个单词的意思有时候前缀与后缀之间夹杂着元音字母是为了组成的单词更好发音①表示人的后缀:---ant---ent---an---ionaccountant:会计员recipient:接受者②表示动词的后缀:---ate---ite---ize---
ise
smalllxp
·
2020-08-10 00:01
英语
FPGA JTAG接口下载速度很慢
1.通过JTAG接口为FPGA下载程序时遇到了速度很慢甚至
ISE
上配置TCK时钟最小的为250kHz时,依然无法保证下载成功。
张家顺子
·
2020-08-09 16:53
电子技术
Xilinx FPGA
ISE
JTAG boundary scan 扫描出 unknown device的问题
,买了个开发板,要做VGA采集,但是光盘里的资料真是太混乱了,而且都不全,连个基本的例程手册都没有,也真是无力吐槽了~大家第一次学习XilinxFPGA时,可以参考下这个链接里的教程,最起码能很快熟悉
ISE
十万铁骑
·
2020-08-09 16:39
Xilinx
FPGA
如何检查Jtag口是否烧坏
最关键的是现在出现了在
ISE
上找不到设备的情况,不知道是我焊接的不牢固还是我带电插拔把JTAG口烧坏(带电插拔JTAG口会损坏FPGA芯片的JTAG口管脚)。
风中少年01
·
2020-08-09 10:03
Verilog
UEditor使用技巧(2):自定义样式
(1)改变内容框的样式1.改变字体大小和颜色:内容框默认是白色背景,最近要做Web版的PS,模拟CMD命令窗口或者
ISE
命令窗口的背景色,分别:是黑色背景+白色字,蓝色背景+白色字通过谷歌浏览器可以查到内容框是由
呆子罗
·
2020-08-09 04:11
工具使用
FPGA开发综合技巧
技巧1、XST主要参考资料:XSTUserGuide(
ISE
安装目录doc中的xst.pdf)技巧2、辅助参考资料:WP231-HDLCodingPracticestoAccelerateDesignPerformance
长弓的坚持
·
2020-08-09 02:18
FPGA开发
ISE
- 如何防止信号被优化
博主福利:100G+电子设计学习资源包!http://mp.weixin.qq.com/mp/homepage?__biz=MzU3OTczMzk5Mg==&hid=7&sn=ad5d5d0f15df84f4a92ebf72f88d4ee8&scene=18#wechat_redirect-------------------------------------------------------
电子开发圈_公众号
·
2020-08-09 01:25
开发工具使用
FPGA开发技术
HDLCompiler:104 Library unit floating_point_v5_0_comp is not available in library XilinxCoreLib 解决一例...
曾经尝试手动生成floating_point的IP核,然后把一堆东西添加进
ISE
,结果:不行。
weixin_30879169
·
2020-08-09 00:04
基于verilog的FPGA编程经验总结(XILINX
ISE
工具)
1.用
ISE
仿真的时候.所用变量一定要初始化.
ISE
默认初始量为"XXXXX",而Quarters是默认为"00000"的,其实实际上,下到FPGA里后也是默认为0的,只是可以说
ISE
严谨得令人DT吧.
weixin_30652491
·
2020-08-08 23:16
如何防止
ISE
综合时信号不被优化掉
我在XST综合时,未接输出端口的寄存器被优化掉了,如何防止
ISE
综合时你想抓取的信号不被优化掉:1.右键synthesis,在综合选项里将keephierarchy选择YES,或者选择soft(在综合时保持层次
weiweiliulu
·
2020-08-08 23:09
xilinx
防止
ISE
综合时内部信号/模块被综合掉
URL:http://blog.csdn.net/guqian110/article/details/169096271.
ISE
综合掉内部模块和信号
ISE
综合的时候会自动优化掉模块内部的一些信号,甚至是模块也有可能被综合掉
公孙璃
·
2020-08-08 23:18
Zynq学习笔记
Xilinx
ISE
【FPGA】Chipscope的基本使用
首先Chipscope使用之前要有
ISE
工程,下面将Chipscope分两部分总结。第一部分对内核的配置,要有一个ICON的综合控制内核和一个ILA的逻辑内核。
Facalon_
·
2020-08-08 22:30
FPGA
FPGA
Chipscope
Ubuntu下运行XILINX
ISE
最近在学FPGA,刚开始用的是在windows下的XILINXISE10.1,平时ubuntu用的比较多,而且用起来方便,所以想在ubuntu下装一个XILINXISE,但是发现安装过程比在windows下麻烦很多,不过现在已经可以正常运行和下载,所以写了这个帖子,把安装过程记录下来,说不定以后还会用到,也跟大家分享一下,下面进入正题。版本:Ubuntu10.04LTS32bitXILINXISE
suochao90
·
2020-08-08 21:34
Linux
rickyyu学FPGA——
ISE
在线调试过程中通过chipscope抓取不到相关信号怎么办?
在ChipScope中添加一些引脚的信号,但列表中并没有显示,原因是综合的地方没设置好,应该将
ISE
中XST-synthesis的属性做如下设置:keephierarchy设为YES或者soft。
ricky__yu
·
2020-08-08 20:15
测试告警
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他