E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ise
【RGB-Ycrcb】基于FPGA的RGB图像转化为Ycrcb,分别采用直接相乘法,移位法,查表法以及分布式算法来实现
1.软件版本
ISE
14.72.本算法理论知识转换公式:量化后的公式:建设输入的信号为10位,那么我假设二进制数10_0000_0000代表十进制的1,那么上面的式子分别为:0.299/1=x/(10_0000
fpga&matlab
·
2022-05-21 17:02
★FPGA项目经验
FPGA
板块2:图像-特征提取处理
fpga开发
RGB转Ycrcb
【FPGA人员检测】基于FPGA的人员检测,verilog编程实现,含硬件测试
1.软件版本
ISE
14.72.本算法理论知识整个系统的构架如下所示:其中摄像头和FPGA芯片开发板我这边提供,显示器使用自己的台式机(将台式机连接到主机的插口接到开发板即可)。
fpga&matlab
·
2022-04-21 11:56
★FPGA项目经验
FPGA
板块2:图像-特征提取处理
FPGA
人员跟踪
人员检测
SpringBoot 中 登录功能的 实现
StringUtils.
isE
norang
·
2022-04-21 09:21
Spring
Boot
java
【IIC】IIC总线原理与Verilog实现
接收模块的接口定义与整体设计五、进一步思考5.1、24LC04写数据操作要注意的地方5.2、IIC设备多字节连续读写操作一、软件平台与硬件平台软件平台:1、操作系统:Windows-8.12、开发套件:
ISE
14.73
子墨祭
·
2022-03-23 07:38
FPGA接口篇
fpga开发
iic
ise
程序固化到FPGA芯片中
将程序固化到FPGA芯片中固化到PROM都需要初始化链初始化连接链生成一个PROMFilePROM_File.png按照提示一步步将.bit文件加载到PROM文件中回到BoundaryScan中assignnewconfigurationfileprogram(右击芯片弹出)参考教程
谁是我的小超人
·
2022-02-19 08:49
Net6 DI源码分析Part1 ServiceCollection、ServiceDescriptor、ServiceLifetime、IServiceProvider
IServiceProviderMicrosoft.Extensions.DependencyInjection.AbstractionsMicrosoft.Extensions.DependencyInjection基础使用方式classCar:ICar{}interfaceICar{}
ISe
一身大膘
·
2022-02-10 17:00
ise
14.7 manage license打不开
问题:安装
ise
的时候,发现managelicense怎么都打不开解决方法:找到
ise
的安装路径,我的是安装在D盘,然后找到D:\Xilinx\14.7\
ISE
_DS\common\bin\nt下的“xlcm.exe
黎涛note
·
2022-02-07 08:43
帮做Python编程作业、Python作业调试、代做Python实验作业
ISE
5113AdvancedAnalyticsandMetaheuristicsHomework#4Instructor:CharlesNicholsonSeecoursewebsiteforduedateRequirementdetails1
uifrx77
·
2022-02-06 15:59
ISE
2021-欧洲视听系统集成展会(开始招展)
ISE
2021西班牙巴塞罗那视听系统集成展基本信息:展出时间:2021年展出地点:FiraBarcelona主办单位:InfoCommInternational、TheCustomElectronicDesign
展会大师
·
2022-02-03 16:07
wait为什么用while循环,不用if
();}returnqueue.remove();}错误代码:publicsynchronizedStringgetTask()throwsInterruptedException{if(queue.
isE
·
2021-12-07 11:56
java
帮做Python编程作业、Python作业调试、代做Python实验作业
ISE
5113AdvancedAnalyticsandMetaheuristicsHomework#4Instructor:CharlesNicholsonSeecoursewebsiteforduedateRequirementdetails1
zhachunai
·
2021-06-26 05:32
Vivado
ISE
IP License永久使用所有版本
XILINXVivadoISEIP永久License技术交流请联系Q:3339377509,V:SDS_TechLDPC,CPRI,Turbo,Polar,JESD204B/C,HDMI1.4/2.0,MIPICSI-2,MIPIDSI,AXICAN,10GEnthernetMAC,25GEnthernetMAC,50GEnthernetMAC,100GEnthernetMAC,RSEncoder
Loong_6246
·
2021-06-22 05:30
氯离子含量快速测定仪——建研华测
一、概述采用离子选择电极法(IonSelectiveElectrode,
ISE
法),通过配备的专业软件及化学抗干扰试剂在室温下快速测定混凝土、砂、石子、水泥、拌合水等无机材料的水溶性氯离子含量,从而达到防控混凝土钢筋发生过早腐蚀的目的
王林_建研华测
·
2021-06-21 05:59
氯离子含量快速测定仪——建研华测
一、概述采用离子选择电极法(IonSelectiveElectrode,
ISE
法),通过配备的专业软件及化学抗干扰试剂在室温下快速测定混凝土、砂、石子、水泥、拌合水等无机材料的水溶性氯离子含量,从而达到防控混凝土钢筋发生过早腐蚀的目的
王林_建研华测
·
2021-06-10 03:44
[
ISE
14.7] _pn.exe 崩溃问题 点击浏览崩溃问题
前言装了大半天的
ISE
14.7结果新建工程的时候只要点击浏览文件夹,直接无响应,其实和其他_pn.exe崩溃是一样的。
Murrey_Xiao
·
2021-05-13 14:22
ise
安装问题
对于电子工程师来说,很多电路设计仿真软件都是特别大的,安装下来一般都是上G,甚至几十G,而且win7的兼容性也是最好的,不愿意升级win10是因为麻烦,而且没有必要,对于很多的设计软件来说win10还没有完全兼容,而且还不停自动更新,时间很珍贵的,谁愿意浪费大把时间搞什么兼容性问题,而不是codeordesign。所以EE应该把Wndows自动更新关闭。对于普通用户来说就无所谓了,用电脑写写报告,
黎涛note
·
2021-05-09 05:33
Virtex6 PCIe 超简版基础概念学习(一)
文档版本开发工具测试平台工程名字日期作者备注V1.0
ise
14.7DBF板Day2/PCIETest12016.03.28lutianfeinone参考资料:Spartan6PCIE_V2.4真教程(二
lutianfei
·
2021-05-06 07:59
ISE
14.7安装后启动报错
点开之后出现下面图标然后提示无法运行,无法进入界面先看最后一行再决定要不要真的改慎重解决:打开你的路径/
ISE
_DS/
ISE
/lib/nt64文件夹把libPortability.dll文件名重命名为libPortability.dll.org
Cabcab
·
2021-05-03 00:42
不要惧怕孤独
这三天每天早上起床还是惯性的打开电脑连上vpn打开outlook……一个人总是孤独的,可我却有点喜欢这种感觉,也做了不少事:1.查资料发邮件的搞清楚了两个技术点2.学校了
ise
2.1的主要特点3.书法抄了
leosky
·
2021-04-27 16:57
从当初汇编到C语言入手学习,到如今接触FPGA开发已然十年
后来读研究生,工作陆陆续续也用过QuartusII、FoundaTIon、
ISE
、Libero,并且学习了verilogHDL语言,学习的过程中也慢慢体会
小辰带你看世界
·
2021-04-24 10:16
基于
ISE
实现企业网络准入方案
前言目前网络准入管理系统在很多企业中都被广泛的使用,这就让我们不得不先来分析一下企业网络的现状了,只有清楚了目前企业网络的现状,才能更好的去了解我们对网络准入管理系统的需求状况。今天我们主要跟大家聊下关于企业网络准入认证的一些技术方案,并分享一个基于我们当前业务场景的网络准入认证系统的规划实例。需求分析现状当前互联网行业的信息系统建设正在往成熟的方向发展,而企业的网络和信息系统也因此而变得越来越复
武汉中继者
·
2021-04-14 03:28
iOS 项目中调用python脚本
isE
温柔vs先生
·
2021-02-23 09:00
基于区块链技术的 PKI 域证书管理机制
基于联盟链的
ISE
信任域结构模型
ISE
-CBCM区块链是一种由所有分布式节点来共同维护,保证数据透明不可篡改的数据库结构,基于区块链结构的优点设计
ISE
信任域结构模型,得到联盟链的
ISE
信任域结构模型
ISE
-CBCM
码沫沫
·
2021-01-21 18:43
区块链
ISE
使用第三方文本编辑器 notepad++
1.点击edit,选preferences;2.选择editors,选custom,并将commandline写入,对应你电脑中notepad++.exe的物理地址。{C:\ProgramFiles\Notepad++\notepad++.exe}$1
cigarliang1
·
2021-01-13 15:10
ise
的时钟ip核_Xilinx系列FPGA芯片IP核详解文末彩蛋
Xilinx系列FPGA芯片IP核详解《Xilinx系列FPGA芯片IP核详解》,电子工业出版社出版,本书详细讲述了XilinxFPGA的IP核,使读者更加深入地理解FPGA的开发和应用。IP核是可编程门阵列(FPGA)芯片开发中常用的功能模块,本书以赛灵思(Xilinx)公司的Spartan系列和Virtex系列FPGA系列芯片为基础,详细介绍各类IP核的功能、特点、接口及性能,并给出在FPGA
Guo Xun
·
2021-01-09 11:50
ise的时钟ip核
ise
的时钟ip核_Xilinx系列FPGA芯片IP核详解
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群IP核是可编程门阵列(FPGA)芯片开发中常用的功能模块,本书以赛灵思(Xilinx)公司的Spartan系列和Virtex系列FPGA系列芯片为基础,详细介绍各类IP核的功能、特点、接口及性能,并给出在FPGA开发过程中IP核的使用方法。全书共分10章,首先介绍IP核的生成和使用方法,然后分类描述
weixin_39622747
·
2021-01-09 11:49
ise的时钟ip核
在 Vue.js 中使用任意 JavaScript 第三方库
_=require('lodash');JavaScript代码://MyComponent.vue文件exportdefault{created(){console.log(_.
isE
超级甜饼
·
2021-01-08 18:54
javascript
化栈为队Java版(力扣)
queue.peek();//返回1queue.pop();//返回1queue.empty();//返回false说明:你只能使用标准的栈操作–也就是只有pushtotop,peek/popfromtop,size和
ise
牛哄哄的柯南
·
2021-01-05 20:25
LeetCode
队列
栈
java
leetcode
ISE
chipscope使用
参考文档:https://www.cnblogs.com/liujinggang/p/9813863.html问题:打开chipscope后没有端口名称。解决:通过file-->import,导入工程相关的cdc文件。
cigarliang1
·
2020-12-21 16:12
chipscope
ise
封装IP
开发环境
ISE
14.7本次封装的是一个串口模块1、将需要封装达到模块设为顶层2、将UFC约束文件去使能,3、综合前去掉AddI/OBuffers4、点击综合,生成.ngc文件5、创建一个顶层文件,包含.
树桥上多情的kevin
·
2020-11-27 14:06
FPGA
ISE封装IP
ISE将vhl代码封装IP
在 Vue.js 中使用任意 JavaScript 第三方库
_=require('lodash');JavaScript代码://MyComponent.vue文件exportdefault{created(){console.log(_.
isE
亲爱的阿乾
·
2020-10-10 17:28
javascript
vue.js
webpack
Swift5 字典(Dictionary)操作
Any]print(dic,dic1,dic2)//结果:[:][:]["age":10,"name":"Alice"]Swift字典判空letdic:Dictionary=[:]print(dic.
isE
圣艾修
·
2020-09-29 08:20
Powershell 获取Excel, Worksheet返回DataTable
注意:此脚本只能运行于32位Powersehll(x86)建议本篇所有代码写于并保存于一个文件夹下首先打开Powersehll_
ISE
(x86)写入如下代码并保存:Import-Module.
mystert
·
2020-09-17 15:19
Powershell
Powershell
获取Excel
DataTable
ISE
调试
ISE
调试的时候,不能光看tclconsetle,里面的叙述不全的,需要进到工程文件夹找到对应的文件,打开查看。像在map过程出错,可以查看*.map和*.mrp文件。
爷是加菲
·
2020-09-17 05:46
ISE
ISE
的网表查看
ISE
的网表查看是在像出现了这种错误:ERROR:ConstraintSystem:59-Constraint[xiltest_srio_v5_6_top.ucf(94)]:NET"core/clock2
爷是加菲
·
2020-09-17 05:46
ISE
Xilinx SDK 编译包含有sin, cos, or tan 等数学函数时如何成功编译
Note:其实不管是Vivado还是
ISE
,哪个版本的SDK使用者都可能会碰到类似的问题,有兴趣的读者可以亲自试验下。那么这到底是什么问题呢?其实是GCC工具链的库函数默认路径的问题。
微信公众号:FPGA开源工作室
·
2020-09-17 04:15
FPGA
xlinx
ISE
的程序下载
1,首先点击实现设计下的GenerateProgrammingFile生成编程文件2,接下来点击配置目标设备会出现弹出框如下点击OK3,文件菜单选择新项目点击是选择OK是选择自己的文件4,右键xclvlx85(芯片)点程序(要连上线和FPGA)点击下载,OK
寻506
·
2020-09-17 01:35
ISE
fpga下载
xlinx
Illegal output or inout port connection (port 'out').
一个4位计数器程序在
ISE
联合modelsim进行仿真,代码如下testbench的内容:modulecount4_tb;regclk,reset;wire[3:0]out;parameterDELY=
weixin_34209851
·
2020-09-16 21:12
FPGA实现VGA显示(五)——————配置ROM测试及图片显示(b)
如何使用
ISE
生成ROMip显示彩色图片这里设置宽度,这里深度设置设置的是9200,设置的时候进行简单计算。
ty_xiumud
·
2020-09-16 21:15
FPGA逻辑篇
vga
Verilog
FPGA
FPGA零基础学习:SDR SDRAM 驱动设计
后续会陆续更新Xilinx的Vivado、
ISE
及相关操作软件的开发的相关内容,学习FPGA
FPGA技术江湖
·
2020-09-16 17:08
FPGA零基础学习系列
初学者必备
fpga
SDR
SDRAM
驱动设计
SDRAM
FPGA前仿真后仿真
综合后,进行
ISE
的实现(Implement),包括翻译、映射、布
djpj23816
·
2020-09-16 14:45
js判断对象的几种方法
true2、对象序列化(将对象转换为字符串)后进行判断vardata={};varb=(JSON.stringify(data)=="{}");console.log(b);//true3、jquery的
isE
weixin_33796205
·
2020-09-16 13:31
杭电计算机组成原理课程设计-
ISE
_IP核生成教程
在计算机组成原理课程设计中,我们需要创建MemoryIP核,此处以FPGA自带的存储器IP核来实现以下为使用
ISE
创建IP核的方法1.创建.coe文件如图所示,创建一个txt文件memory_initialization_radix
平平无奇马中伞
·
2020-09-16 04:27
杭电计算机组成原理课程设计
Install Xilinx USB cable drivers for Ubuntu
硬件环境:HPCQ45308操作系统:KUbuntu12.04LTS32bit软件版本:ISEDesignSuit14.2;Vivado2012.2开发套件:ZEDBoard在Kubuntu12.04下安装
ISE
robinyeung
·
2020-09-15 14:30
FPGA
js如何判断一个对象{}是否为空对象,没有任何属性
0}调用[javascript]viewplaincopyconsole.log($.
isE
mingqingyuefeng
·
2020-09-15 14:44
CORDIC核应用注意
在
ISE
中使用CORDIC核时应该注意:Translate运算时:(1)PhaseFormat(2)输入输出位宽,在设置的时候输入输出位宽应该设置成一样的,一般cordic核的输入比实际输入数据位宽多一位
yundanfengqing_nuc
·
2020-09-15 06:50
FPGA
常用计数器的verilog实现(binary、gray、one-hot、LFSR、环形、扭环形)
在
ISE
的languagetemplate中有各种计数器,可进行参考。下面给出一个带有同步复位、使能、置数端的计数器。8bit
weixin_34007020
·
2020-09-15 05:27
密码学
Isim仿真使用手册
-----来自于NingHeChuan(宁河川)-------------------原文地址:http://www.cnblogs.com/ninghechuan/p/6214706.html安装好
ISE
橙色半瓶水
·
2020-09-15 05:54
FPGA
testbench
XILINX
Verilog
Xilinx
fpga
ISE
联合Modelsim仿真
ISE
联合Modelsim设置https://zhuanlan.zhihu.com/p/55785328
ISE
、VIVADO同Modelsim联合仿真https://www.pianshen.com/article
努力和行动都不会白费得
·
2020-09-14 23:51
最新create-react-app添加less配置
\.less$/;2.添加{test:lessRegex,exclude:lessModuleRegex,use:getStyleLoaders({importLoaders:2,sourceMap:
isE
andi605472218
·
2020-09-14 22:46
前端
reactjs
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他