E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
systemVerilog
海思小兵带你快速了解System Verilog和Java、C++的异同点，以及对IC做了什么特殊支持
1、什么是
SystemVerilog
？
源计划猿
·
2020-07-14 17:08
基础
芯片
System
Verilog
Vivado使用技巧（1）：综合策略与设置的选择
Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具，支持
SystemVerilog
2012、Verilog2005、VHDL2008、混合语言中的可综合子集，以及XDC
bleauchat
·
2020-07-14 08:32
vivado使用相关
Vivado使用技巧（22）：综合策略与设置的选择
Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具，支持
SystemVerilog
2012、Verilog2005、VHDL2008、混合语言中的可综合子集，以及XDC
FPGADesigner
·
2020-07-14 04:11
FPGA
Systemverilog
结构体
Designdataoftenhasavarietyoftypes,suchaslogic,vector,bit.
Systemverilog
structurecangroupthemtogethertoreducethedeclarationredundancy.Itisdeclaredwithstruct.Anexampleisthatstruct
BlauWelle
·
2020-07-14 04:40
system verilog 标准阅读笔记-IEEE Standard for
SystemVerilog
SystemVerilog
是建立在IEEEStd1364之上的。
SystemVerilog
提高了基于Verilog的代码的生产率、可读性和可重用性。
superyan0
·
2020-07-14 02:59
verilog
system
verilog
计算机组成原理（1）
第三章组合逻辑电路一、
SystemVerilog
硬件描述语言基础1.HDL的起源2.综合与仿真3.
SystemVerilog
HDL程序的基本结构4.
SystemVerilog
HDL的语法要素二.基于
SystemVerilog
JennyVanessa
·
2020-07-12 23:40
svtag supported by ctags
exclude=.SOS--exclude=.git--exclude=nobackup--exclude=nobkp--exclude=results--exclude=*.log--langdef=
SystemVerilog
王爷的大房子
·
2020-07-12 06:54
sublime text支持verilog/system verilog的插件
sublimetext支持很多中语言的代码编写和语言着色，但是不支持verilog/
systemverilog
。
Luchang-Li
·
2020-07-12 03:55
FPGA
SV——在Verilog和SV的block中定义局部变量
0.介绍在Verilog和
systemverilog
中的begin..end和fork..joinblock中都可以定义局部变量。但有区别。
east1203
·
2020-07-11 12:48
SystemVerilog
SV——Verilog和System Verilog中字面值表示
itspecifiesthetotalnumberofbitsrepresentedbytheliteralinteger.Ifnotgiven,thedefaultsize,pertheVerilog/
SystemVerilog
standardis"atleast
east1203
·
2020-07-11 12:48
SystemVerilog
vcs编译
systemverilog
并且用verdi查看波形
reference:http://blog.chinaaet.com/weiqi7777/p/5100017757对于编写的
systemverilog
代码，在linux下，可以使用vcs编译，但是编译的时候
limanjihe
·
2020-07-11 11:15
synopsys
解决Modelsim仿真DDR IP core时报vlog-2902错误
DDRIPcore仿真时会报如下错误：Error:(vlog-2902)ddr2_model_parameters_c3.vh(214):A`definewasfoundonthesamelineasa
SystemVerilog
终南小师傅
·
2020-07-10 13:03
FPGA
vlog参数及其含义
VLOGThevlogcommandcompilesVerilogsourcecodeand
SystemVerilog
extensionsintoaspecifiedworkinglibrary(ortotheworklibrarybydefault
pine222
·
2020-07-09 21:51
嵌入式
System verilog的DPI通信使用心得
Systemverilog
和C语言进行DPI通信常见问题及使用心得：（1）SV使用压缩结构存储结构体，定义时需加packed修饰符，否则与DPIC传递结构数据出错；（2）SV调用.c函数的形参必须为指针
lyw736632087
·
2020-07-09 20:08
System
verilog
DPI
【
SystemVerilog
】define的一种用法
今天有用到define的一种用法，在这share一下，直接上例子~~moduletop;`defineA_SRAM_RW(dst_cc_num,src_cc_num)\if(strm_sel[``dst_cc_num``]==1'b1)begin\forcetop.my_dut.strm_in``dst_cc_num``_en=top.my_dut.strm_in``src_cc_num``_en
lbt_dvshare
·
2020-07-09 18:33
SV
第一章：验证导论
接下来我将更新一个系列的文章来讲述
SystemVerilog
这门验证语言，希望能够学有所长。本章内容就做一个大体的介绍，有很多东西也许解析不到位，希望以后能修改补充。
许晴125
·
2020-07-07 03:12
同步FIFO design and IP level verification
随着芯片规模的快速增长，灵活的
systemverilog
成为设计/验证人员的基本功。本文从简易版的同步FIFO开始，熟悉IP设计与验证的基础技能。
weixin_30249203
·
2020-07-05 20:25
【数字IC前端】System Verilog常见问题
附IC面试常考题链接：
SystemVerilog
常见问题汇总1、什么是callback？2、什么是factorypattern?
礼茶的贤
·
2020-07-05 18:08
数字IC验证
VerilogHDL常用的仿真知识
现在验证大多是基于UVM平台写的
systemverilog
，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。
YOYO--小天
·
2020-07-05 14:25
计算机硬件
数字集成电路设计-18-UVM
引言UVM（UniversalVerificationMethodology）可以理解为形而上的东西，可以理解为是基于
Systemverilog
的一个库，提供一些API调用。
Rill
·
2020-07-05 10:06
数字集成电路
数字集成电路设计-17-svunit环境构建
SVUnitisaunittestframeworkfordeveloperswritingcodein
systemverilog
.Verify
systemverilog
modules,classesandinterfacesinisolationwithSVUnitto
Rill
·
2020-07-05 10:06
数字集成电路
systemVerilog
语法（一）
一、验证导论：作为一个验证工程师，最重要的原则是“程序漏洞利大于弊”设计流程：1）阅读硬件规范，解析其中的自然语言表述。2）使用RTL代码之类的机器语言创建相应的逻辑。验证流程：1）阅读硬件规范，制定验证计划。2）创建测试来检查RTL代码是否实现所有特性。单一的BFM测试平台：多个BFM测试平台：二、数据类型：1、Logic：任何使用wire或者reg的信号在测试平台是都可使用logic。（注意：
南国之邱
·
2020-07-05 04:47
systemverilog语法
systemveri
验证
System Verilog ref参数
SystemVerilog
提供了一个ref关键字作为函数参数的前缀。当使用ref时，表明参数是使用引用传递，'ref’语法类似C++中的引用。
强迫症高级患者
·
2020-07-05 04:15
System
Verilog
System Verilog中fork...join、join_none和join_none的用法和解析
SystemVerilog
引入了两种新的创建线程的方法——使用fork…join_none和f
强迫症高级患者
·
2020-07-05 04:15
System
Verilog
从Verilog到VHDL
技术从学校里开始,我所接触的就一直是VerilogHDL而非更老牌的VHDL,而且后续接触的项目中也多半是Verilog的用户，坦白的讲，Verilog的活力也确实更足一些，从IEEE1800-2005开始的
SystemVerilog
ChipArtist
·
2020-07-05 02:17
谈谈验证中的
SystemVerilog
和CPP
两种语言都用了几年了，一直想找个机会总结一下。今天有空说一说我的理解。1函数的参数传递SV：SV默认为值传递，即使是传递对象和数组，也就是说对参数的改变只在函数内有效，无论input，output还是inout都会在函数内部进行参数值的拷贝，只是拷贝的具体时间不同，input是在执行前拷贝，output是在执行后拷贝，inout是拷贝两次，只有使用ref关键字才能做引用传递。CPP：提供值传递，指
lkloveluna
·
2020-07-04 22:00
转一篇
Systemverilog
的一个牛人总结
Systemverilog
数据类型l合并数组和非合并数组1）合并数组：存储方式是连续的，中间没有闲置空间。例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。
lkloveluna
·
2020-07-04 22:00
可重用的UVM验证结构
路科验证官网：路科验证-专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页：EETOP-路科验证-IC验证培训CSDN路科首页：CSDN-路科验证-IC验证培训引言用
SystemVerilog
liubin1222
·
2020-07-04 22:55
SV语言与UVM应用
IC验证培训——SV Interface 入门指导
路桑的个人网址：路科验证-IC验证培训-数字芯片验证当涉及到验证时，接口可能是
SystemVerilog
语言中经常用到的部分。接口广泛的应用在静态的被测设计（DUT）和动态的测试平台之间。
liubin1222
·
2020-07-04 22:24
SV语言与UVM应用
如何有效而正确的使用继承和多态性？
本文是有关
SystemVerilog
（SV）面向对象编程（objectorientedprogramming，OOP）的第二部分。
liubin1222
·
2020-07-04 22:23
SV语言与UVM应用
路科验证
Verilog有什么用？
2.Verilog与Verilog-A,Verilog-AMS3.Verilog与VHDL4.Verilog与
SystemVerilog
5.Verilog与C6.Verilog与Chisel7.Verilog
不忘出芯
·
2020-07-04 18:47
一起学Verilog
[SV]
SystemVerilog
中forever begin end導致的Hang死
SystemVerilog
中foreverbeginend導致的Hang死一、當if條件不成立的時候，肯定會hang死。
gsithxy
·
2020-07-04 16:43
SystemVerilog
SystemVerilog
编写FSM
SystemVerilog
编写FSM题目
SystemVerilog
实现仿真
SystemVerilog
编写FSM题目
SystemVerilog
实现moduleExampleFSM(inputlogicclk
纟彖氵戋
·
2020-07-04 16:00
TCP/UDP协议中用到的各种header，
SystemVerilog
版
整理了TCP/IP协议中用到的各种header，方便大家使用packagetype_defs;typedeflogic[3:0]u4_t;typedeflogic[7:0]u8_t;typedeflogic[15:0]u16_t;typedeflogic[31:0]u32_t;typedeflogic[63:0]u64_t;typedefstructpacked{//MAC头u16_tpaddin
chat1
·
2020-07-04 12:10
TCP/UDP
FPGA
VScode配置Verilog/
SystemVerilog
环境 (一）概述
上将要实现的功能：语法高亮代码对齐括号的处理文件编码方式版本管理二进制文件系统文件图标快捷键操作自动例化自动补全Lint检查vivado绑定vscode自动跳转自动声明定义跳转需要用到的插件：VerilogHDL/
SystemVerilog
CodealignmentBracketPai
X-ONE
·
2020-07-04 07:58
SystemVerilog
中结合interface实现输出数据总线的功能(1)
在应用Verilog或者
SystemVerilog
编程时，映射于FPGA外部管脚的接口连线可以通过/CS、/RE、/WE等信号配合模块实现
JohnYork
·
2020-07-04 06:42
HDL
HDL
FPGA
基于FPGA实现ADC7768数据采集系统设计（8路）
整个软件的设计基于Vivado2019.1平台，使用
SystemVerilog
语言进行编程，并且本次设计遵循AD各项硬件指标。而现在多数是以单片机或C
宁静致远dream
·
2020-07-04 00:23
FPGA
ZYNQ学习心得梳理
vivado深入理解 --- advanced synthesis
vivado支持可综合的语言子集：
SystemVerilog
、Verilog、VHDL以及三者的混合语言。systhesis支持两种设计模式：projectmode和non-projectmode。
nearcsy
·
2020-07-02 13:48
FPGA
选择VHDL或者verilog HDL还是System Verilog
目前最主要的硬件描述语言是VHDL和verilogHDL及
SystemVerilog
。
jacksong2021
·
2020-06-30 02:56
Systemverilog
中的队列操作
systemverilog
中的队列操作十分简单，只需要调用函数即可。
weixin_34185320
·
2020-06-28 13:41
windows+modelsim+DPI+C
操作系统是win10，modelsim是10.4版本，tb用
systemverilog
写，调用c函数用DPI接口，非常方便。首先可以直接运行Modelsim安装目录下的例子.
暮阳晨鼓
·
2020-06-27 16:05
数字IC设计相关资料分享
IEEEstandardVerilogHDL1364-2005.pdf2.IEEEstandardVerilogRTL1364.1-2002.pdf3.VerilogHardwareDiscriptionLanguage(5thEd).pdf4.
SystemVerilog
芯设计
·
2020-06-26 11:39
FPGA
python
nvidia
数字IC验证——
SystemVerilog
学习
一般来说，在数字IC验证中，编写testbench文件会采用verilog，但随着设计越来越复杂，为了更方便例化模块，面向对象编程的
SystemVerilog
（以下简称SV）越来越流行。
KGback
·
2020-06-25 16:32
数字IC
SystemVerilog
验证教程（一）--Test Plan and Design Verification Environment
转载请标明出处：原文发布于：浅尝辄止，未尝不可的博客https://blog.csdn.net/qq_31019565
SystemVerilog
验证教程（一）–TestPlanandDesignVerificationEnvironmentTest
浅尝辄止，未尝不可
·
2020-06-25 05:50
学习笔记
用VsCode代替Vivado的文本编辑器—安利一波
VSCode编辑Verilog特性：语法高亮（关键词，数字等）支持Verilog和
SystemVerilog
支持自动补全（包括关键词和定义的变量等）语法纠错（Vivado逻辑仿真—xvlog）目录搜索（
死线
·
2020-06-25 01:14
FPGA
SystemVerilog
（零）：Verilog数据类型、语法、例程
声明：本篇文章部分参考https://www.cnblogs.com/protogenoi/p/8926993.htmlVerilog笔记.1.基本语法作者：Protogenoi一、Verilog语言整体印象1、模块是基本描述单位。端口默认是线网数据类型。端口长度声明，默认1位。output[0:3]Z；4位实例化：指调用软件自带的模块（如内置门级元件）和自己编写的模块。2、描述设计：有四种方式1
茶花煮酒
·
2020-06-24 23:26
验证
(vivado + vsCode)安装vivado之后要做的几件事
文章目录0x01.修改默认文本(代码)编辑器为vsCode0x02.安装VerilogHDL/
SystemVerilog
插件0x03.配置xvlog0x04.安装Testbench插件快速例化模块要上数字逻辑实验
秋叶依剑
·
2020-06-24 22:44
数字逻辑电路
SystemVerilog
搭建APB_I2C IP 层次化验证平台
一、前言近期疫情严重，身为社畜的我只能在家中继续钻研技术了。之前写过一篇关于搭建FIFO验证平台的博文，利用SV的OOP特性对FIFO进行初步验证，但有很多不足之处，比如结构不够规范、验证组件类不独立于DUT等问题。此次尝试验证更复杂的IP，并利用SV的更多高级特性来搭建层次化验证平台。二、APB_I2CIP概述实践出真知，于是在opencores网站上下载了个APB_I2C的IP核，便着手展开验
m0_37595954
·
2020-06-24 11:43
验证工程师需要get技能有那些呢？
1
systemverilog
,uvm,sva(must)没得说，主流验证语言和方法学，必须掌握不解释。2c/c++(推荐)用来写算法参考模型3脚本语言(must)makefile，shell用来搭建基
DV_JIN
·
2020-06-23 22:14
[SV]
SystemVerilog
Mailbox
SystemVerilog
MailboxAmailboxisacommunicationmechanismthatallowsmessagestobeexchangedbetweenprocesses.Theprocesswhichwantstotalktoanotherprocesspoststhemessagetoamailbox
gsithxy
·
2020-06-23 11:02
SystemVerilog
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他