E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog仿真
Diamond3.5软件的使用--(2)新建工程并生成可烧录文件
相关参考:https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入
verilog
文件===
zidan1412
·
2024-02-09 19:07
FPGA
fpga/cpld
Diamond软件的使用(5)--建立Modelsim
仿真
环境
文章目录参考来源联合
仿真
平台使用Modelsim
仿真
的原因LATTICE器件
仿真
模型文件设置初始化文件更改Modelsim工作路径建立新的
仿真
库编译LATTICE
仿真
模型文件编译特定的
仿真
库设置路径库路径
zidan1412
·
2024-02-09 19:07
FPGA
fpga
fpga开发
vscode开发FPGA(0)--windows平台搭建
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装
Verilog
-HDL
zidan1412
·
2024-02-09 19:35
FPGA
vscode
编辑器
基于stm32单片机汽车多功能仪表盘显示系统Proteus
仿真
和源程序全套资料
138一:功能介绍1、采用stm32单片机+LCD1602显示屏+独立按键+DHT11传感器+ds1302时钟+LED灯+蜂鸣器+电位器,制作一个基于stm32单片机汽车多功能仪表盘显示系统Proteus
仿真
C51_STM32
·
2024-02-09 17:25
单片机
stm32
proteus
嵌入式硬件
基于stm32单片机老人居家监护报警系统Proteus
仿真
和源程序全套资料
:功能介绍1、采用stm32单片机+LCD1602显示屏+独立按键+MQ4传感器(电位器模拟)+MQ2传感器(电位器模拟)+蜂鸣器+电机,制作一个基于stm32单片机老人居家监护报警系统Proteus
仿真
C51_STM32
·
2024-02-09 17:25
单片机
嵌入式硬件
基于stm32单片机智能晾衣杆控制系统Proteus
仿真
和源程序全套资料
140一:功能介绍1、采用stm32单片机+LCD1602显示屏+独立按键+DHT11传感器+ds1302时钟+光敏传感器+蜂鸣器+LED灯,制作一个基于stm32单片机智能晾衣杆控制系统Proteus
仿真
C51_STM32
·
2024-02-09 17:25
stm32
嵌入式硬件
单片机
proteus
基于stm32单片机多功能可调时钟闹钟Proteus
仿真
和程序源码全套资料
2、通过按键设置定时的小时和分钟;当定时时间到,蜂鸣器和LED提供声光提醒;3、该多功能时钟可以采集光照强度和温湿度4、LCD1602显示ds1302时钟的时间和采集的温湿度、光照强度、定时时间;二:
仿真
演示视频
C51_STM32
·
2024-02-09 17:54
单片机
stm32
proteus
Verilog
中函数的定义及调用
简介:
Verilog
中函数的定义及调用。
田野麦子
·
2024-02-09 17:48
FPGA相关
function
Modelsim
劳力士
仿真
手表价格大概多少钱(劳力士高仿表售价一览表)
详细加微信咨询:85857133劳力士
仿真
手表价格大概多少钱?高仿劳力士手表是许多钟表爱好者们的追求,它不仅具有精美的外观设计,还能在某种程度上满足人们对劳力士品牌的喜爱。无论是外观设
星耀腕表
·
2024-02-09 17:53
数字芯片验证入门
文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法System
Verilog
1.随机化策略——随机变量
凳子花❀
·
2024-02-09 16:06
验证
数字IC设计
Verilog
uvm
system
verilog
数字芯片验证
科普之数字孪生
吴贝言学院:通信工程学院学号:20012100036【嵌牛导读】数字孪生是充分利用物理模型、传感器更新、运行历史等数据,集成多学科、多物理量、多尺度、多概率的
仿真
过程,在虚拟空间中完成映射,从而反映相对应的实体装备的全生命周期过程
inwardness
·
2024-02-09 16:39
Verilog
刷题笔记25
题目:You’realreadyfamiliarwithbitwiseoperationsbetweentwovalues,e.g.,a&bora^b.Sometimes,youwanttocreateawidegatethatoperatesonallofthebitsofonevector,like(a[0]&a[1]&a[2]&a[3]…),whichgetstediousifthevect
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记27
题目:Givena100-bitinputvector[99:0],reverseitsbitordering.解题:moduletop_module(input[99:0]in,output[99:0]out);inti;always@(*)beginfor(i=0;i<100;i++)out[i]=in[99-i];endendmodule结果正确:
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记28
题目:A“populationcount”circuitcountsthenumberof'1’sinaninputvector.Buildapopulationcountcircuitfora255-bitinputvector.解题:moduletop_module(input[254:0]in,output[7:0]out);inti;always@(*)beginout=8'b0;for(
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记26
题目:Buildacombinationalcircuitwith100inputs,in[99:0].Thereare3outputs:out_and:outputofa100-inputANDgate.out_or:outputofa100-inputORgate.out_xor:outputofa100-inputXORgate.解题:moduletop_module(input[99:0]
十六追梦记
·
2024-02-09 13:01
笔记
3.1
Verilog
连续赋值
关键词:assign,全加器连续赋值语句是
Verilog
数据流建模的基本语句,用于对wire型变量进行赋值。
二当家的素材网
·
2024-02-09 13:30
Verilog
教程
fpga开发
复刻手表在哪里可以买?具体这十个渠道值得收藏
由于其高
仿真
度和较低的价格,越来越多的人选择购买复刻手表作为时尚配饰。然而,在购买过程中,人们常常会遇到一个问题:在哪里购买复刻手表?下面将向大家介绍十个不可错过的渠道,让您购买到满意的复刻手表。
腕表大师
·
2024-02-09 12:31
【论文推荐】基于共享储能电站的工业用户日前优化经济调度
最后以江苏省3个工业用户进行算例
仿真
,与用户不配置储能和用户独立配置储能场景对比,得出引入共享储能电站可以显著降低用户群日运行成本,并对储能电站年服务费收益、静
电力系统爱好者
·
2024-02-09 11:35
matlab
【转发收藏】电力系统领域必读综述文章汇总
关注公X众X号:NewPowerSystem预测和优化理论分享新型电力系统预测和优化领域的理论研究成果,包括优秀论文、工程应用、
仿真
代码等电力系统预测和优化方向研究生必备matlab-yalmip代码!
电力系统爱好者
·
2024-02-09 11:35
人工智能
大数据
网络
仿真
度怎么样?
今天宏杰腕表给各位表友说说这款VS厂欧米茄海马600M蓝陶瓷圈蓝盘款复刻表,做工细节怎么样,是否存在一眼假,细节把控值得信赖的吗?毕竟复刻表所有撬动的就是名表的市场价值,而没有一个好的外观还原,又怎么能够说是好的复刻,好的还原正品。欧米茄海马600M也是欧米茄中出色的系列,外观设计上处处是经典,让人一眼看过去就能便是品牌款式!而VS厂海马600M蓝陶瓷圈蓝盘款复刻表的还原,也是尤为到位的,为了腕表
潮流品鉴
·
2024-02-09 10:14
verilog
语法学习_2.时序控制(延时控制 & 时间控制)
文章目录1.时序控制分类2.时延控制2.1常规时延2.2内嵌时延2.3两者区别:3.事件控制3.1一般事件3.2命名事件3.3敏感列表3.4电平敏感事件1.时序控制分类
Verilog
提供了2大类时序控制方法
这么神奇
·
2024-02-09 09:05
verilog
verilog
Verilog
学习笔记(3)——赋值、时序控制
本章主要讲解
Verilog
语句中的赋值部分。
Verilog
中的赋值包括对线网变量的连续赋值和对寄存器变量的过程赋值。
FPGA 学习工
·
2024-02-09 09:34
Verilog学习
verilog
fpga
3.2
Verilog
时延
关键词:时延,惯性时延连续赋值延时语句中的延时,用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的,这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的,分别对应3种不同连续赋值时延的写法。//普通时延,A&B计算结果延时10个时间单位赋值给Zwire Z, A, B ;assi
二当家的素材网
·
2024-02-09 09:58
Verilog
教程
fpga开发
一起玩儿Proteus
仿真
(C51)——03. 直流电机的启停、加减速和正反转
仿真
(L298)(一)
摘要:本文介绍直流电机的驱动原理图和PWM信号的输出方法今天来用Proteus和C51做一个直流电机驱动程序的
仿真
实验。在这个实验中,通过按键可以控制电动机的启动、停止、加速、减速、正转和反转。
一起玩儿科技
·
2024-02-09 06:44
Proteus仿真(C51)
proteus
单片机
嵌入式硬件
C51
转:华为发布第二批工业软件五大难题
中国科学院数学与系统科学研究院-华为π实验室难题二:基于结构刚度矩阵的迭代法预处理AI优化融合技术链接:基于结构刚度矩阵的迭代法预处理AI优化融合技术--中国科学院数学与系统科学研究院-华为π实验室难题三:刚柔耦合动力学系统实时
仿真
技术
stonewu
·
2024-02-09 06:46
人工智能
六面体网格
湍流计算
vivado MAX_FANOUT、PARALLEL_CASE (
Verilog
Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA
MAX_FANOUT指示Vivado合成寄存器和信号的扇出限制。你可以在RTL中或将其指定为项目的输入。该值是一个整数。此属性仅适用于寄存器和组合信号。为了实现扇出复制驱动组合信号的寄存器或驱动器。可以设置此属性仅在RTL中。注:不支持输入、黑匣子、EDIF(EDF)和本地通用电路(NGC)文件。重要!用于UltraScale设备的VivadoDesignSuite不支持NGC格式文件。它是建议您
cckkppll
·
2024-02-09 04:22
fpga开发
Simulink
仿真
中Simulink.ConfigSet用法
使用Simulink.ConfigSet对象配置
仿真
Simulink.ConfigSet的功能是模型配置集。说明使用Simulink.ConfigSet
jk_101
·
2024-02-09 03:32
Simulink
matlab
simulink
Multisim14.0
仿真
(二十九)74LS190计数器应用设计
一、74LS190简介:74LS190是一种常用的4位同步计数器芯片,可以实现多种计数和控制操作,在数字电路设计和应用中广泛使用。二、74LS190引脚定义:三、74LS190功能表:
colin工作室
·
2024-02-09 02:36
Multisim仿真
嵌入式硬件
Multisim14.0
仿真
(四十一)交通信号灯
仿真
设计
5)、主干道:红灯30s、黄灯3s、绿灯50s;辅干道:红灯50s、黄灯3s、绿灯30s二、
仿真
原理图:三、
仿真
效果图:
colin工作室
·
2024-02-09 02:36
Multisim仿真
嵌入式硬件
Multisim14.0
仿真
(五十)基于CD4518的计数器设计
一、CD4518简介:CD4518是二、十进制(8421编码)同步加计数器,内含两个单元的加计数器。每单个单元有两个时钟输入端CLK和EN,可用时钟脉冲的上升沿或下降沿触发。可知,若用ENABLE信号下降沿触发,触发信号由EN端输入,CLK端置“0”;若用CL℃K信号上升沿触发,触发信号由CL℃K端输入,ENABLE端置“1”。RESET端是清零端,RESET端置“1”时,计数器各端输出端Q1~Q
colin工作室
·
2024-02-09 02:06
Multisim仿真
fpga开发
基于PSO粒子群优化的PID最优参数计算matlab
仿真
目录1、PID控制器原理2、粒子群优化算法原理3、基于PSO粒子群优化的PID最优参数计算步骤4、优缺点分析5、matlab核心程序6、matlab
仿真
结果基于PSO粒子群优化的PID最优参数计算是一种利用粒子群优化算法来确定
fpga和matlab
·
2024-02-09 01:31
MATLAB
板块8:控制器
matlab
算法
PSO粒子群优化
PID最优参数
基于PSO粒子群优化的PID控制器参数整定算法matlab
仿真
目录1.课题概述2.系统
仿真
结果3.核心程序与模型4.系统原理简介4.1PID控制器简介4.2PSO算法原理4.3基于PSO的PID参数整定5.完整工程文件1.课题概述基于PSO粒子群优化的PID控制器参数整定
可编程芯片开发
·
2024-02-09 01:01
MATLAB仿真
#
数值仿真
matlab
PSO粒子群优化
PID控制器
参数整定
浪琴复刻表哪个厂最好,推荐十个浪琴复刻工厂
他们的浪琴复刻表产品具有极高的
仿真
度,几乎无法从原版手表辨别出差异。2、MKS厂:MKS工厂生产的浪
美鞋之家
·
2024-02-08 23:29
【芯片设计- RTL 数字逻辑设计入门 16 --
verilog
CRC-8 实现】
CRC校验CRC校验(CyclicRedundancyCheck)是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码,然后接收方将其与接收到的数据的校验码进行比较。如果两者一致,那么数据很可能是完整和未受损的;如果不同,那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍:假设你有一本书,你想检查这本书是否完整,没有丢失任何页面
CodingCos
·
2024-02-08 23:02
芯片设计
RTL
数字逻辑设计扫盲
FPGA
CRC-8
verilog
CRC-8
【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
文章目录函数实现数据大小端转换函数语法函数使用的规则
Verilog
andTestbench综合图VCS
仿真
波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用
CodingCos
·
2024-02-08 23:01
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
FPGA
大小端转换
fpga
function
【芯片设计- RTL 数字逻辑设计入门 12 --
verilog
有符号数加减法】
文章目录多功能数据处理器描述
verilog
无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157
verilog
代码实现TestBench代码VCS
仿真
结果多功能数据处理器描述根据指示信号
CodingCos
·
2024-02-08 23:31
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
有符号数加减法
FPGA有符号数加减法
2024年【天津市安全员B证】模拟试题及天津市安全员B证模拟考试题库
题库来源:安全生产模拟考试一点通公众号小程序天津市安全员B证模拟试题是安全生产模拟考试一点通生成的,天津市安全员B证证模拟考试题库是根据天津市安全员B证最新版教材汇编出天津市安全员B证
仿真
模拟考试。
aqymnkstkw
·
2024-02-08 22:48
batch
基于51 单片机的交通灯系统 源码+
仿真
+ppt
主要内容:1)南北方向的绿灯、东西方向的红灯同时亮40秒。2)南北方向的绿灯灭、黄灯亮5秒,同时东西方向的红灯继续亮。3)南北方向的黄灯灭、左转绿灯亮,持续20秒,同时东西方向的红灯继续亮。4)南北方向的左转绿灯灭、黄灯亮5秒,同时东西方向的红灯继续亮。5)南北方向的黄灯灭、红灯亮,同时东西方向的绿灯亮。6)南北方向绿灯和左转绿灯亮时,人行道也绿灯亮,东西方向红灯亮,南北方向红灯亮时,人行道也红灯
吴小凹
·
2024-02-08 22:12
单片机
嵌入式硬件
连杆的形状优化
本页讨论前言应用描述Abaqus建模方法和
仿真
技术文件参考应用描述此示例说明了连杆的形状优化。形状优化对曲面节点在设计区域中的位置进行轻微修改,以实现优化的解决方案。
Ryan-Lily
·
2024-02-08 20:57
汽车
Multisim14.0
仿真
(五十六)74LS76双JK触发器应用设计
一、74LS76简介:74LS76是带有独立的JK时钟脉冲、直接清除输入和直接设置的双JK触发器。当时钟设置为高电平时,将接收数据
colin工作室
·
2024-02-08 20:24
Multisim仿真
嵌入式硬件
汽车控制臂的拓扑优化
本页讨论前言应用描述Abaqus建模方法和
仿真
技术文件参考应用描述本例说明了汽车控制臂的拓扑优化,在拓扑优化过程中,修改设计区域中单元的材料特性(有效地从Abaqus分析中删除元素或向其添加元素),直到获得最佳解决方案
Ryan-Lily
·
2024-02-08 20:54
汽车
Multisim14.0
仿真
(五十五)汽车转向灯设计
二、主要芯片:74LS161D74LS04D74LS138D74LS00D三、
仿真
原理图:四、运行效果:1)、左转向2)、右转向:3)、刹车:
colin工作室
·
2024-02-08 20:23
Multisim仿真
嵌入式硬件
PacketTracer
仿真
器的使用
一、实验目的掌握PacketTracer的基本使用方法(网络拓扑、设备配置……);掌握利用PacketTracer模拟VLAN、搭建小型局域网、DNS域名解析等二、实验环境Windows笔记本电脑(Win10系统);PacketTracer软件(8.2.1版本)。三、实验内容(1)VLAN实验VLAN(VirtualLocalAreaNetwork)是一种网络技术,用于在物理局域网中创建逻辑子网。
.魚肉
·
2024-02-08 18:57
网络
LM403-Pro-Kit数据手册
USB连接PC即可以在线
仿真
、下载和串口打印调试输出、输入操作。电源开关控制LM403模组的电源与LDO的3.3V的通断。MicroUSB板子供电及ST-LINK与PC机连接的接口。
饼干饼干圆又圆
·
2024-02-08 16:26
stm32
stm32
嵌入式硬件
单片机
【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
文章目录三输入数的大小比较问题分析
verilog
codeTestBenchCode综合图
仿真
波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用
CodingCos
·
2024-02-08 16:05
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
三输入数的大小比较
【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
文章目录generate_for
verilog
codetestbenchcode
仿真
波形for循环
verilog
code
仿真
波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句
CodingCos
·
2024-02-08 16:34
芯片设计
RTL
数字逻辑设计扫盲
generate_for
verilog
for
【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
文章目录移位运算与乘法状态机简介System
Verilog
中的测试平台VCS波形
仿真
阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos
·
2024-02-08 16:02
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
没人见过,还很凶残……为什么恐龙会这么受孩子们的喜欢?
就说我家儿子,小时候带他去自然博物馆,看见
仿真
恐
职心眼儿
·
2024-02-08 15:53
基于单片机PID算法的恒温控制系统
仿真
与程序源码设计(DS18B20传感器)实物图、
仿真
工程、源代码
基于单片机PID算法的恒温控制系统
仿真
与程序源码设计(DS18B20传感器)源代码
仿真
工程实物图原理图PCB图#include#include#include#includestructPID{unsignedintSetPoint
cqtianxingkeji
·
2024-02-08 15:21
单片机
算法
嵌入式硬件
【毕业设计】42基于FPGA的LCD1602控制器设计
仿真
与实现(原理图+
仿真
+源代码+论文)
【毕业设计】42基于FPGA的LCD1602控制器设计
仿真
与实现(原理图+
仿真
+源代码+论文)文章目录【毕业设计】42基于FPGA的LCD1602控制器设计
仿真
与实现(原理图+
仿真
+源代码+论文)资料要求任务书设计说明书摘要设计框架架构设计说明书及设计文件源码展示资料要求包含此题目毕业设计全套资料
cqtianxingkeji
·
2024-02-08 15:51
fpga开发
课程设计
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他